WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1994000929) CLOCK PHASE DETECTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1994/000929    International Application No.:    PCT/DE1993/000476
Publication Date: 06.01.1994 International Filing Date: 03.06.1993
Chapter 2 Demand Filed:    19.10.1993    
IPC:
H04L 7/02 (2006.01), H04L 7/033 (2006.01)
Applicants: SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE)
Inventors: LANKL, Berthold; (DE).
SEBALD, Georg; (DE)
Priority Data:
P 42 20 876.9 25.06.1992 DE
Title (DE) TAKTPHASENDETEKTOR
(EN) CLOCK PHASE DETECTOR
(FR) DETECTEUR DE PHASES D'HORLOGE
Abstract: front page image
(DE)Die Erfindung bezieht sich auf einen Taktphasendetektor für synchrone Datenübertragung im Empfänger eines Nachrichtenübertragungssystems, bei dem zur Gewinnung eines Taktphasenkriteriums aus dem Empfangssignal zwei benachbarte Hauptabtastwerte je Symboldauer T sowie ein weiterer, mittig zwischen diesen beiden liegender Zwischenabtastwert gebildet werden. Für einen solchen Taktphasendetektor soll der pattern-abhängige Jitter beseitigt werden. Dies wird erfindungsgemäß durch eine Modifikation des Verfahrens von Gardner erreicht, welches die Auswirkungen von Nachbarsymbolstörungen auf das Taktphasenkriterium berücksichtigt und somit den Eigenjitter reduziert.
(EN)The invention relates to a clock phase detector for synchronous data transmission in the receiver of a data transmission system in which, in order to obtain a clock phase criterion from the received signal, two neighbouring main scanning values per symbol duration T and another intermediate scanning value midway between the two are formed. The pattern-dependent jitter is to be eliminated from such a clock phase detector. This is achieved by the invention by a modification to the Gardner process which eliminates the effects of neighbouring symbol interference on the clock phase criterion and thus reduces natural jitter.
(FR)Dans un détecteur de phases d'horloge servant à la transmission synchrone de données dans le récepteur d'un système de transmission de messages, deux valeurs principales de balayage adjacentes ayant chacune une durée symbolique T, ainsi qu'une valeur intermédiaire supplémentaire de balayage située au milieu de l'intervalle entre les deux valeurs principales, sont formées à partir du signal de réception afin de fournir un critère de phase d'horloge. Afin d'éliminer l'instabilité dépendant de la configuration du signal dans un tel détecteur de phases d'horloge, on modifie le procédé de Gardner de manière à tenir compte des effets des perturbations des symboles adjacents sur le critère de phases d'horloge, ce qui permet de réduire l'instabilité inhérente.
Designated States: AU, BR, RU, UA.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: German (DE)
Filing Language: German (DE)