WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1993020515) DATA ADDRESSABLE MEMORY ARCHITECTURE AND FORMING METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1993/020515    International Application No.:    PCT/US1993/003222
Publication Date: 14.10.1993 International Filing Date: 05.04.1993
Chapter 2 Demand Filed:    04.11.1993    
IPC:
G06F 12/02 (2006.01)
Applicants: DILLARD, Lawrence, D. [US/US]; (US)
Inventors: DILLARD, Lawrence, D.; (US)
Agent: FLANAGAN, John, R.; P.O. Box 4309, Boulder, CO 80306 (US)
Priority Data:
864,463 06.04.1992 US
Title (EN) DATA ADDRESSABLE MEMORY ARCHITECTURE AND FORMING METHOD
(FR) ARCHITECTURE DE MEMOIRE ASSOCIATIVE DE DONNEES ET PROCEDE DE CONSTITUTION
Abstract: front page image
(EN)A data addressable memory (DAM) architecture (10) includes a set of log, twist and linked list memories (12), (14), (16) each having control, address and data ports (C), (A), (D). The log, twist and linked list memories (12), (14), (16) also define respective arrays of log, twist, and linked list memory locations capable of being enabled and controlled via the control ports (C), identified via the address ports (A), and written into and read from via the data ports (D). The log, twist and linked list memory locations of the respective memories are controlled, identified, written and read via the respective control, address and data ports (C), (A), (D) thereof such that all data values can be stored in respective memory locations of the DAM architecture without over-writing all duplicates thereof and all data values can be recovered from the respective memory locations of the DAM architecture (10) without searching all memory locations.
(FR)Architecture de mémoire associative de données (DAM) (10) comprenant un ensemble constitué par une première mémoire de consignation (log) (12), par une deuxième mémoire de superposition (twist) (14) et par une troisième mémoire d'enchaînement de liste (linked list) (16) possédant chacune des points d'accès respectifs de commandes, d'adresses et de données (C), (A), (D). Les première, deuxième et troisième mémoires (12), (14), (16) définissent également des ensembles respectifs d'emplacements de première, deuxième et troisième mémoires qui peuvent être validées et commandées par l'intermédiaire des points d'accès de commandes (C), qui sont identifiées par l'intermédiaire des points d'accès d'adresses (A), et dans lesquelles on peut procéder à une écriture et à partir desquelles on peut procéder à une lecture par l'intermédiaire des points d'accès de données (D). Les emplacements des mémoires respectives sont commandés, identifiés, écrits et lus par l'intermédiaire de leurs points d'accès respectifs de commandes, d'adresses et de données (C), (A), (D), de telle manière qu'on peut mémoriser toutes les valeurs de données dans les emplacements de mémoire respectifs de l'architecture (DAM) sans superposer tous leurs doubles et qu'on peut récupérer toutes les valeurs de données des emplacements de mémoire respectifs de l'architecture (DAM) (10) sans effectuer la recherche de tous les emplacements de mémoire.
Designated States: AU, CA, JP, KR.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)