WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1992012520) PROCESS FOR TESTING A STORE ARRANGED ON A SEMICONDUCTOR COMPONENT AS A MACROCELL ON THE SELF-TESTING PRINCIPLE AND CIRCUIT FOR IMPLEMENTING SAID PROCESS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1992/012520    International Application No.:    PCT/DE1992/000005
Publication Date: 23.07.1992 International Filing Date: 07.01.1992
Chapter 2 Demand Filed:    11.06.1992    
IPC:
G11C 29/10 (2006.01)
Applicants: SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE) (For All Designated States Except US).
RITTER, Hartmut [DE/DE]; (DE) (For US Only).
SCHWAIR, Thomas [DE/DE]; (DE) (For US Only).
MAY, Werner [DE/DE]; (DE) (For US Only).
MAIERHOFER, Johann [DE/DE]; (DE) (For US Only)
Inventors: RITTER, Hartmut; (DE).
SCHWAIR, Thomas; (DE).
MAY, Werner; (DE).
MAIERHOFER, Johann; (DE)
Agent: SIEMENS AG; Postfach 22 16 34, D-8000 München 22 (DE)
Priority Data:
P 41 00 679.8 11.01.1991 DE
Title (DE) VERFAHREN ZUM TESTEN EINES ALS MAKROZELLE AUF EINEM HALBLEITERBAUSTEIN ANGEORDNETEN SPEICHERS NACH DEM SELBSTTESTPRINZIP UND SCHALTUNGSANORDNUNG ZUR DURCHFÜHRUNG DES VERFAHRENS
(EN) PROCESS FOR TESTING A STORE ARRANGED ON A SEMICONDUCTOR COMPONENT AS A MACROCELL ON THE SELF-TESTING PRINCIPLE AND CIRCUIT FOR IMPLEMENTING SAID PROCESS
(FR) PROCEDE DE TEST, SELON LE PRINCIPE DU TEST AUTOMATIQUE, D'UNE MEMOIRE SE PRESENTANT SOUS LA FORME D'UNE MACROCELLULE SUR UN COMPOSANT SEMI-CONDUCTEUR ET CIRCUIT POUR L'EXECUTION DU PROCEDE
Abstract: front page image
(DE)Bei dem Selbsttestverfahren werden dem Speicher, und zwar dessen Speicherzellen, Testmuster zugeführt und dort eingeschrieben, anschliessend Speicherzellen ausgelesen und anhand der ausgelesenen Testantworten fehlerhafte Speicherzellen festgestellt. Der Testalgorithmus zur Erzeugung der Testmuster ist derart ausgeführt, dass er in einer ersten Phase (PH1) bitweise in die Speicherelemente der Speicherzellen logische Werte der einen Art ('0' bzw. '1') einspeichert und anschliessend eine Pause einlegt. In einer weiteren Phase (PH3) werden jeweils in einem Testzyklus bei umlaufender Adressfolge jeweils jede Speicherzelle ausgelesen und anschliessend ein Pseudorandomtestmuster in die Speicherzelle eingeschrieben. Der Testzyklus wird solange wiederholt bis ein gewünschter Fehlererkennungsgrad erreicht ist. Dieser Speichertestalgorithmus ermöglicht eine Realisierung einer Makrozelle mit Speicher und zusätzlichen Selbsttestschaltkreisen, die einfach parametrisierbar ist, automatisch herstellbar ist; er ist universell einsetzbar und bedingt eine geringe Testzeit.
(EN)In the self-testing process, test samples are taken to the store, or rather its storage cells, and written into them, whereafter the storage cells are read out and defective storage cells are detected from the test results read out. The test algorithm for generating the test samples is produced in such a way that, in an initial stage (PH1), it stores logic values of one kind ('O' or '1') bitwise in the storage elements of the storage cells and then sets a pause. In a further stage (PH3), each storage cell is read out during a test cycle with a running address sequence and then a pseudo random test sample is written into the storage cell. The test cycle is repeated until a desired degree of fault recognition is reached. This store test algorithm makes it possible to provide a macrocell with a store and additional self-testing circuits which can easily be parametrised and automatically reset; it is of universal application and needs only a short test time.
(FR)Dans le procédé de test automatique, des échantillons de test sont introduits dans la mémoire, et en l'occurence dans ses cellules, et inscrits à cet emplacement, puis des cellules de mémoire sont lues et les cellules de mémoire défectueuses sont détectées au moyen des lectures des réponses au test. L'algorithme de test servant à produire les échantillons de test est exécuté de telle manière que, dans une première phase (PH1), il mette en mémoire par bits des valeurs logiques d'un type déterminé ('0' ou '1') dans les éléments des cellules de mémoire et qu'ensuite il introduise une pause. Dans une phase suivante (PH3), chaque cellule de mémoire est lue dans un seul cycle de test avec une séquence d'adresses en cours et ensuite un échantillon de test pseudo-aléatoire est inscrit dans la cellule de mémoire. Le cycle de test est répété jusqu'à ce qu'on obtienne un taux de détection des erreurs souhaité. Cet algorithme de test de mémoire permet de réaliser une macrocellule comportant une mémoire et des circuits de test automatiques additionnels qui peut être facilement paramétrée et qui peut être produite par des procédés automatiques; l'algorithme a une application universelle et ne nécessite qu'un temps de test réduit.
Designated States: JP, KR, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, MC, NL, SE).
Publication Language: German (DE)
Filing Language: German (DE)