WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1992012498) SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1992/012498    International Application No.:    PCT/JP1992/000014
Publication Date: 23.07.1992 International Filing Date: 10.01.1992
Chapter 2 Demand Filed:    05.08.1992    
IPC:
G06N 3/063 (2006.01), H01L 27/115 (2006.01), H01L 29/788 (2006.01), H03K 17/00 (2006.01), H03K 17/687 (2006.01)
Applicants: SHIBATA, Tadashi [JP/JP]; (JP).
OHMI, Tadahiro [JP/JP]; (JP) (For US Only)
Inventors: SHIBATA, Tadashi; (JP).
OHMI, Tadahiro; (JP)
Agent: FUKUMORI, Hisao; 12, Honshio-cho, Shinjuku-ku, Tokyo 160 (JP)
Priority Data:
3/13780 12.01.1991 JP
Title (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF A SEMI-CONDUCTEUR
Abstract: front page image
(EN)A semiconductor device capable of realizing a neuro-computer chip of high integration degree and low power consumption. The device consumes a very small amount of electric power and the combinations of synapes can be realized, using a small number of elements. A first MOS type transistor includes a first gate electrode floating in potential and provided in a region isolating a source region from a drain region via a first insulation film, and plural second gate electrodes capacitively coupled to the first gate electrode via a second insulation film, one of which is in connection with a source electrode. The gate or drain electrode of the MOS type transistor is in connection with a first wiring for transferring signals of high or low level in potential.
(FR)L'invention se rapporte à un dispositif à semi-conducteur avec lequel on peut réaliser une puce de neuro-ordinateur se caractérisant par un degré d'intégration élevé et par une faible consommation de puissance. Le dispositif consomme une très petite quantité de courant électrique et on peut procéder aux combinaisons des synapses en utilisant un petite nombre d'éléments. Un premier transistor de type MOS contient une première électrode de grille à potentiel flottant placée dans une région isolant une région source d'une région de drain par l'intermédiaire d'un premier film isolant, ainsi que plusieurs secondes électrodes de grille qui sont couplées de façon capacitive à la première électrode de grille par l'intermédiaire d'un second film isolant, et dont l'une est connectée à une électrode source. L'électrode de grille ou l'électrode de drain du transistor de type MOS est connectée à un premier système de câblage pour permettre le transfert des signaux à niveau de potentiel élevé ou faible.
Designated States: KR, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, MC, NL, SE).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)