Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1992009985) WIDTH PULSE GENERATOR HAVING A TEMPORAL VERNIER
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1992/009985 International Application No.: PCT/FR1991/000959
Publication Date: 11.06.1992 International Filing Date: 03.12.1991
IPC:
G09G 3/36 (2006.01)
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
34
by control of light from an independent source
36
using liquid crystals
Applicants:
THOMSON S.A. [FR/FR]; 51, esplanade du Général-de-Gaulle F-92800 Puteaux, FR
Inventors:
STEWART, Roger, Green; FR
BRIGGS, George, Roland; FR
Agent:
RUELLAN, Brigitte; Thomson-CSF SCPI F-92045 Paris-La Défense Cédex 67, FR
Priority Data:
620,68103.12.1990US
Title (EN) WIDTH PULSE GENERATOR HAVING A TEMPORAL VERNIER
(FR) GENERATEUR A LARGEUR D'IMPULSION VARIABLE COMPRENANT UN VERNIER TEMPOREL
Abstract:
(EN) The present invention relates to a logic circuit comprising an assembly of interconnected stages. Each stage has a relatively important transistor charging a node which, when open, transmits a charge current to node from a synchronization pulse of one phase of an assembly of phases applied to the charge capacity in series with the node charging transistor. Such important transistors have high capacities distributed between the grid and the source and between the grid and the drain. The response time for loading a selected stage node may be reduced by precharging the gate of a node charging transistor of a selected stage in order to open the transistor before application of the synchronization pulse, thus increasing the maximum operation speed of the circuit. The disclosed specific devices for such logic circuit include temporal vernier circuits which may be used as liquid cristal display control circuits for televisions or computers.
(FR) La présente invention concerne un circuit logique comprenant un ensemble d'étages interconnectés. Chacun des étages comprend un transistor relativement important chargeant un n÷ud qui, lorsqu'il est ouvert, transmet un courant de charge à un n÷ud à partir d'une impulsion de synchronisation d'une phase d'un ensemble de phases appliquées à la capacité de charge en série avec le transistor de charge de n÷ud. De tels transistors importants présentent des capacités importantes réparties entre la grille et la source et entre la grille et le drain. Le temps de réponse pour charger un n÷ud d'étage sélectionné peut être diminué en préchargeant la porte du transistor de charge de n÷ud d'un étage sélectionné pour ouvrir le transistor avant l'application d'une impulsion de synchronisation, augmentant ainsi la vitesse maximale de fonctionnement du circuit. Les dispositifs spécifiques exposés pour un tel circuit logique comprennent des circuits à vernier temporel pouvant être utilisés en tant que circuits de contrôle pour affichage à cristaux liquides de télévision ou d'ordinateur.
Designated States: JP
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, MC, NL, SE)
Publication Language: French (FR)
Filing Language: French (FR)
Also published as:
EP0513325