WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1992004766) MULTIPLE LATCHED ACCUMULATOR FRACTIONAL N SYNTHESIS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1992/004766    International Application No.:    PCT/US1991/005455
Publication Date: 19.03.1992 International Filing Date: 01.08.1991
IPC:
H03L 7/197 (2006.01)
Applicants: MOTOROLA, INC. [US/US]; 1303 East Algonquin Road, Schaumburg, IL 60196 (US)
Inventors: HIETALA, Alexander, W.; (US).
RABE, Duane, C.; (US)
Agent: PARMELEE, Steven, G.; Motorola, Inc., Intellectual Property Dept., 1303 East Algonquin Road, Schaumburg, IL 60196 (US)
Priority Data:
576,342 31.08.1990 US
Title (EN) MULTIPLE LATCHED ACCUMULATOR FRACTIONAL N SYNTHESIS
(FR) SYNTHESE A VALEUR N FRACTIONNAIRE A ACCUMULATEURS MULTIPLES VERROUILLES
Abstract: front page image
(EN)A multiple latched accumulator fractional-N synthesizer for use in digital radio transceivers is disclosed. The divisor of the frequency divider (103) of the synthesizer is varied with time by the summation of accumulator carry output digital sequences which result in frequency increments equal to a fraction of the reference frequency. The accumulators (615, 617) are latched such that upon the occurrence of a clock pulse, data is transferred through each accumulator one clock pulse step at a time, such that the delay through the system is equal to that of only one accumulator. The carry outputs of the accumulators (615, 617) are coupled through delays (645, 647, 649, 631, 633) equal to one less delay than the number of accumulators and added (635) such that all higher order accumulator carry outputs add to a net summation of zero so as to not upset the desired fractional setting of the first accumulator.
(FR)Synthétiseur à valeur N fractionnaire à accumulateurs multiples verrouillés destiné à être utilisé dans un émetteur-récepteur radio numérique. On fait varier dans le temps le diviseur de l'unité de division de fréquence (103) du synthétiseur au moyen de la sommation de séquences numériques de signaux de report des accumulateurs se traduisant par des incréments de fréquence égaux à une fraction de la fréquence de référence. Les accumulateurs (615, 617) sont verrouillés de sorte que lorsqu'une impulsion d'horloge se produit, des données sont transférées à travers chaque accumulateur à chaque impulsion d'horloge, et le retard à travers le système est égal à celui d'un seul accumulateur. Les sorties de report des accumulateurs (615, 617) sont couplées par l'intermédiaire de circuits de retard (645, 647, 649, 631, 633), dont le nombre est inférieur d'une unité au nombre d'accumulateurs, et additionnées (635) de sorte que la sommation nette des valeurs de sorties de report d'ordre supérieur des accumulateurs donne un résultat égal à zéro afin de ne pas perturber le réglage fractionnaire souhaité du premier accumulateur.
Designated States: AT, AU, BR, CA, DE, DK, ES, FI, GB, JP, KR, NO, SE.
Publication Language: English (EN)
Filing Language: English (EN)