WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1992004637) FUNCTIONAL AT SPEED TEST SYSTEM FOR INTEGRATED CIRCUITS ON UNDICED WAFERS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1992/004637    International Application No.:    PCT/US1991/006444
Publication Date: 19.03.1992 International Filing Date: 06.09.1991
Chapter 2 Demand Filed:    02.04.1992    
IPC:
G01R 31/316 (2006.01)
Applicants: CRAY COMPUTER CORPORATION [US/US]; 1110 Bayfield Drive, Colorado Springs, CO 80906 (US)
Inventors: HUPPENTHAL, Jon; (US)
Agent: CRANDELL, Ralph, F.; Holland & Hart, Post Office Box 8749, 555 Seventeenth Street, Suite 2900, Denver, CO 80201-8749 (US)
Priority Data:
580,765 11.09.1990 US
Title (EN) FUNCTIONAL AT SPEED TEST SYSTEM FOR INTEGRATED CIRCUITS ON UNDICED WAFERS
(FR) SYSTEME DE CONTROLE FONCTIONNEL EFFECTUE A VITESSE ELEVEE POUR CIRCUITS INTEGRES SUR TRANCHES NON DECOUPEES
Abstract: front page image
(EN)A digital test system for functionally testing undiced, diced, and packaged ICs on wafers at relatively high test frequencies. The primary components of the system (20) include an interface assembly (22); a high frequency probe card assembly (24); a test signal generator (26) for generating input signals (28) which are applied through the interface assembly (22) and the probe card assembly (24) to an IC die undergoing test; a response signal analyzer (34) for analyzing response signals (36) that have been supplied in response to the input signals (28) and conducted through the probe card assembly (24) and the interface assembly (22); a clock (38) for supplying clock signals (40) which control the operation of the interface assembly (22) and the probe card (24) and synchronize the relative timing of the delivery of the input signals (28) and the receipt of the response signals (36); a wafer prober (42) for positioning the IC wafer being tested; a power supply (50); and a control computer (44).
(FR)Système de contrôle numérique servant à contrôler de façon fonctionnelle les circuits intégrés non découpés, découpés et conditionnés se trouvant sur des tranches, à des fréquences de contrôle relativement élevées. Les composants primaires du système (20) comprennent un ensemble d'interface (22); un ensemble de carte de sondage à haute fréquence (24); un générateur de signaux de contrôle (26) servant à générer des signaux d'entrée (28) qui sont appliqués, par l'intermédiaire de l'ensemble d'interface (22) et de l'ensemble de carte de sondage (24), à un dé de circuit intégré en cours de contrôle; un analyseur de signaux de réaction (34) servant à analyser les signaux de réaction (36) qui ont été produits en réponse aux signaux d'entrée (28) et conduits par l'intermédiaire de l'ensemble de carte de sondage (24) et de l'ensemble d'interface (22); une horloge (38) servant à produire des signaux d'horloge (40) commandant le fonctionnemet de l'ensemble d'interface (22) et de la carte de sondage (24) et synchronisant la durée relative de la production des signaux d'entrée (28) et de la réception des signaux de réaction (36); un palpeur de tranche (42) servant à positionner la tranche de circuit intégré en cours de contrôle; une alimentation en courant (50); et un ordinateur pilote (44).
Designated States: CA, JP.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE).
Publication Language: English (EN)
Filing Language: English (EN)