WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1992003777) BLOCK TRANSFER REGISTER SCOREBOARD FOR DATA PROCESSING SYSTEMS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1992/003777    International Application No.:    PCT/US1991/005885
Publication Date: 05.03.1992 International Filing Date: 19.08.1991
IPC:
G06F 9/312 (2006.01), G06F 9/38 (2006.01)
Applicants: MICRON TECHNOLOGY, INC. [US/US]; 2805 East Columbia Road, Boise, ID 83706-6133 (US)
Inventors: HESSON, James, H.; (US)
Agent: FOX, Angus, C.; Micron Technology, Inc., 2805 East Columbia Road, Boise, ID 83706-6133 (US)
Priority Data:
569,885 17.08.1990 US
Title (EN) BLOCK TRANSFER REGISTER SCOREBOARD FOR DATA PROCESSING SYSTEMS
(FR) UNITE DE SUIVI DE REGISTRES POUR TRANSFERT DE BLOCS DANS DES SYSTEMES INFORMATIQUES
Abstract: front page image
(EN)A block transfer register scoreboard unit (16) for data processing systems that not only minimizes no-operation (NOP) instructions, but also permits the processor's register file (14) to be operated as a double-buffered memory, with the processor's execution unit (15) processing one block of registers in the register file (14) simultaneously with the data load-store unit (17) performing a memory-to-register file transfer operation. Scoreboard unit architecture supports both block transfer load operations, as well as those of the single transfer load type. Such an architecture permits block transfer data load and store operation, as well as execution unit or program control unit instructions to operate in parallel, thus permitting a high-speed data processor to execute multiple instructions during a single machine clock cycle. The scoreboard unit (16) is sufficiently compact to enable implementation on a microprocessor chip.
(FR)Est décrite une unité de suivi de registres pour transfert de blocs (16) dans des systèmes informatiques, qui non seulement réduit au minimum les instructions ineffectives (NOP) mais permet également le fonctionnement du fichier registre (14) du processeur comme mémoire à double tampon, l'unité d'exécution (15) du processeur traitant un bloc de registres dans le fichier registre (14) en même temps que l'unité de chargement-stockage de données (17) exécute une opération de transfert de la mémoire au fichier registre. L'architecture de l'unité de suivi prend en charge les opérations de chargement pour le transfert des blocs ainsi que celles du type chargement pour simple transfert. Une telle architecture permet des opérations de chargement et de stockage de données pour transfert de blocs, ainsi que la prise en charge en parallèle d'instructions de l'unité d'exécution ou de l'unité de commande de programme, permettant ainsi à un processeur de données rapide d'exécuter de multiples instructions pendant un seul cycle d'horloge machine. L'unité de suivi (16) est suffisamment compacte pour permettre sa mise en ÷uvre sur une puce de microprocesseur.
Designated States: DE, JP.
Publication Language: English (EN)
Filing Language: English (EN)