WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1992001336) ANALOG TO DIGITAL CONVERTER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1992/001336    International Application No.:    PCT/US1991/004551
Publication Date: 23.01.1992 International Filing Date: 02.07.1991
Chapter 2 Demand Filed:    31.01.1992    
IPC:
H03K 5/24 (2006.01), H03M 1/10 (2006.01), H03M 1/12 (2006.01), H03M 1/46 (2006.01), H03M 1/68 (2006.01)
Applicants: DAVID SARNOFF RESEARCH CENTER, INC. [US/US]; 201 Washington Road, CN5300, Princeton, NJ 08543-5300 (US)
Inventors: SAUER, Donald, Jon; (US)
Agent: BURKE, William, J.; David Sarnoff Research Center, Inc., 201 Washington Road, CN5300, Princeton, NJ 08543-5300 (US)
Priority Data:
9014679.6 02.07.1990 GB
Title (EN) ANALOG TO DIGITAL CONVERTER
(FR) CONVERTISSEUR ANALOGIQUE-NUMERIQUE
Abstract: front page image
(EN)There is disclosed an ADC (18) including a comparator (40) which sets, bit-by-bit, a successive approximation binary register (42). Feedback means (42, 44, 48) for auto-biasing, auto calibration, and offset compensation within the ADC (18) are provided. The ADC (18) sets itself to a high degree of accuracy automatically by reference to a master voltage reference. A number of identical ADCs (18) are connected in parallel to provide an increased sampling rate. The ADC (18) architecture compensates for component tolerance differences, for common mode noise, and for secondary parasitic effects. The ADC (18) operates with high resolution at high speed (e.g., 10 bits at 50 MHz), and can be implemented in MOS technology with good integrated circuit chip yield and is compatible with new ASICs.
(FR)Convertisseur analogique-numérique (18) comprenant un comparateur (40) positionnant, bit par bit, un registre binaire à approximations successives (42). On a prévu des moyens de réaction (42, 44, 48) effectuant une auto-polarisation, un auto-étalonnage, et une compensation de décalage dans le convertisseur analogique-numérique (18). Le convertisseur analogique-numérique (18) se positionne sur un degré élevé de précision automatiquement par référence à une référence de tension pilote. Un certain nombre de convertisseurs analogiques-numériques (18) identiques sont connectés en parallèle afin d'augmenter la cadence d'échantillonnage. L'architecture des convertisseurs analogiques-numériques (18) compense des différences de tolérance des composants, le bruit en mode commun, ainsi que les effets parasites secondaires. Le convertisseur analogique-numérique (18) fonctionne avec une haute résolution à vitesse élevée (par exemple, 10 bits à 50 MHz), et on peut l'utiliser en technologie MOS avec un excellent taux de puces bonnes, et il est compatible avec les nouveaux circuits intégrés sectoriels.
Designated States: JP.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE).
Publication Language: English (EN)
Filing Language: English (EN)