WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1992000563) A NUMBER THEORY MAPPING GENERATOR FOR ADDRESSING MATRIX STRUCTURES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1992/000563    International Application No.:    PCT/AU1991/000272
Publication Date: 09.01.1992 International Filing Date: 27.06.1991
Chapter 2 Demand Filed:    15.01.1992    
IPC:
G06F 9/345 (2006.01), G06F 9/355 (2006.01), G06F 12/02 (2006.01)
Applicants: LUMINIS PTY LTD [AU/AU]; 1st Floor, Capita Tower, 10-20 Pulteney Street, Adelaide, S.A. 5000 (AU) (For All Designated States Except US).
THE COMMONWEALTH OF AUSTRALIA [AU/AU]; Anzac Park, West Building, Canberra, ACT 2600 (AU) (For All Designated States Except US).
MARWOOD, Warren [AU/AU]; (AU) (For US Only)
Inventors: MARWOOD, Warren; (AU)
Agent: R.K. MADDERN & ASSOCIATES; 345 King William Street, Adelaide, S.A. 5000 (AU)
Priority Data:
PK 0825 27.06.1990 AU
Title (EN) A NUMBER THEORY MAPPING GENERATOR FOR ADDRESSING MATRIX STRUCTURES
(FR) GENERATEUR DE CORRESPONDANCES EN THEORIE DES NOMBRES POUR L'ADRESSAGE DE STRUCTURES MATRICIELLES
Abstract: front page image
(EN)This invention relates to the generation of number theory mappings and their application to the addressing of matrix structures through the provision of an address generator which is optimised for the general task of applying 'on the fly' number theory mappings to matrix operands as they are fetched from memory. The address generator (10) comprises a set of six matrix descriptor storage registers (11-16), a finite state machine controller (17), a decrementer (18) for cyclically decrementing a matrix size descriptor (12), an additional decrementer (19) for cyclically decrementing the matrix size descriptor (11), a finite difference engine (20) which adds one of two matrix difference descriptors (13 or 14) to a previously calculated address value obtained from the address register (21), a modulo arithmetic computation unit (22) which computes the residue of the finite difference engine output (20) modulo, the matrix modulo descriptor (15) and an adder (23) which adds an offset value stored as the matrix base descriptor (16) to the output of the modulo arithmetic computation unit (22). The output sequence from the base adder (23) is the desired address generator output.
(FR)Cette invention se rapporte à la génération de correspondances en théorie des nombres et leur utilisation dans l'adressage de structures matricielles par l'intermédiaire d'un générateur d'adresse optimalisé pour la tâche générale d'effectuer des correspondances en théorie de nombres ''à la volée'' avec des opérandes matriciels alors qu'ils sont extraits de la mémoire. Le générateur d'adresse (10) comprend un ensemble de six registres de mémoire de descripteurs matriciels (11-16), un élément de commande d'automate fini (17), un décrémenteur (18) servant à diminuer cycliquement un descripteur de grandeur matricielle (12), un décrémenteur additionnel (19) servant à diminuer cycliquement le descripteur de grandeur matricielle (11), une machine de différence finie (20) qui ajoute l'un de deux descripteurs de différence matricielle (13) ou (14) à une valeur d'adresse calculée précédemment et obtenue du registre d'adresse (21), une unité de calcul arithmétique modulo (22) qui calcule le reste du modulo de la sortie de machine de différence finie (20), le descripteur de modulo matriciel (15) et un additionneur (23) qui ajoute une valeur de décalage mémorisée comme étant le descripteur de base matriciel (16) à la sortie de l'unité de calcul arithmétique modulo (22). La séquence de sortie de l'additionneur de base (23) est la sortie de générateur d'adresse voulue.
Designated States: AU, BB, BG, BR, CA, FI, HU, JP, KP, KR, LK, MC, MG, MN, MW, NO, PL, RO, SD, SU, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)