WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1992000561) A GENERALIZED SYSTOLIC RING SERIAL FLOATING POINT MULTIPLIER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1992/000561    International Application No.:    PCT/AU1991/000273
Publication Date: 09.01.1992 International Filing Date: 27.06.1991
Chapter 2 Demand Filed:    15.01.1992    
IPC:
G06F 7/52 (2006.01)
Applicants: LUMINIS PTY LTD. [AU/AU]; 1st Floor, Capita Tower, 10-20 Pulteney Street, Adelaide, S.A. 5000 (AU) (For All Designated States Except US).
MARWOOD, Warren [AU/AU]; (AU) (For US Only)
Inventors: MARWOOD, Warren; (AU)
Agent: R K MADDERN & ASSOCIATES; 345 King William Street, Adelaide, S.A. 5000 (AU)
Priority Data:
PK 0826 27.06.1990 AU
Title (EN) A GENERALIZED SYSTOLIC RING SERIAL FLOATING POINT MULTIPLIER
(FR) MULTIPLICATEUR SERIE EN VIRGULE FLOTTANTE A ANNEAU SYSTOLIQUE A USAGE GENERAL
Abstract: front page image
(EN)This invention relates to floating-point multipliers and in particular to character serial systolic array floating point multipliers, and character serial systolic array $i(testable) floating point multipliers. A systolic cell (30) is defined in terms of recurrences. These recurrences are shown to implement floating point multiplication when applied to serial floating point operands. This result is used to define a systolic ring floating point multiplier architecture and variants thereof implemented with a combination of delay stages (25) and systolic cells (30) in systolic ring format controlled by ring control element (19) having at least two states the first state controlling a multiplexer means (19a) to input data character sequences to a ring having one or more systolic cells (30) and zero or more delay stages (25) and to output from the ring a result character sequence and a second state controlling the number of times said data character sequences circulate within the ring.
(FR)On décrit des multiplicateurs en virgule flottante, notamment des multiplicateurs série en virgule flottante à réseau systolique de caractères, ainsi que des multiplicateurs série $i(testable) à réseau systolique de caractères. Une cellule systolique (30) est exprimée en fonction de récurrences. Ces récurrences peuvent amorcer la multiplication en virgule flottante lorsqu'on les applique à des opérandes série en virgule flottante. On utilise ce résultat pour définir une architecture de multiplicateur en virgule flottante à anneau systolique et ses variantes, mises en ÷uvre conjointement avec une combinaison d'étages à retard (25) et de cellules systoliques (30) dans un format d'anneau systolique commandé par un élément de commande correspondant (19) possèdant au moins deux états dont le premier commande un dispositif multiplexeur (19a) pour introduire une séquence de caractères de données dans un anneau possèdant une ou plusieurs cellules systoliques (30) et éventuellement un ou plusieurs étages à retard (25), et pour sortir de l'anneau une séquence de caractères résultants; et dont le second état commande le nombre de fois que lesdites séquences de caractères de données circulent dans ledit anneau.
Designated States: AU, BB, BG, BR, CA, FI, HU, JP, KP, KR, LK, MC, MG, MN, MW, NO, PL, RO, SD, SU, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)