WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1992000558) APPARATUS FOR GENERATING MULTIPLE PHASE CLOCK SIGNALS AND PHASE DETECTOR AND RECOVERY APPARATUS THEREFOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1992/000558    International Application No.:    PCT/US1991/004648
Publication Date: 09.01.1992 International Filing Date: 28.06.1991
Chapter 2 Demand Filed:    22.01.1992    
IPC:
G06F 1/06 (2006.01), H03L 7/089 (2006.01)
Applicants: ANALOG DEVICES, INC. [US/US]; One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106 (US)
Inventors: KOKER, Gregory, T.; (US).
TSANG, Steven, T.; (US)
Agent: HENRY, Steven, J.; Wolf, Greenfield & Sacks, Federal Reserve Plaza, 600 Atlantic Avenue, Boston, MA 02210 (US)
Priority Data:
545,887 29.06.1990 US
591,726 02.10.1990 US
Title (EN) APPARATUS FOR GENERATING MULTIPLE PHASE CLOCK SIGNALS AND PHASE DETECTOR AND RECOVERY APPARATUS THEREFOR
(FR) APPAREIL DESTINE A GENERER DES SIGNAUX D'HORLOGE MULTIPHASES, DETECTEUR DE PHASE ET SON APPAREIL DE RETABLISSEMENT
Abstract: front page image
(EN)A phase detector (72), including multiple edge detectors (144, 146, 148), is provided for correction of any phase or frequency errors of a synchronous delay line clock generator (10). The edged detectors (144, 146, 148) provide an override of any corrective action by the rest of the phase detector to the synchronous delay line output, notwithstanding any phase error of less than 360°, if the phase position of the delay line output signal is off by an integral multiple of 360°. Taps (TAP 2, TAP 9, TAP 14) from daisy-chained or series-connected delay line elements (20, 22, 24, 26, 28, 30, 32, 34, 36, 38, 40, 42, 44, 46, 48, 50) are provided to the phase detector (72). Each edge detector (144, 146, 148) compares the edge produced by a respective such tap against either one division of a divided clock signal or else the result of a previous such comparison. Apparatus and method are provided for saving a control signal for a signal-controlled system. The control signal is provided to a multiplexer (190), which normally outputs that control signal. That output is digitized and stored by a storage device (192) which produces a corresponding analog signal (VRLAD) as the other input to that multiplexer (190). A comparator (200) receives and compares the multiplexer (190) output and the analog signal (VRLAD). The comparator (200) thereby produces a signal (UP) to increment or decrement the stored signal.
(FR)Circuit détecteur de phase destiné à corriger le fonctionnement d'un générateur d'horloge à ligne de temporisation synchrone. Le détecteur de phase comprend des détecteurs de bords multiples (144, 146, 148). Les détecteurs de bords multiples donnent une priorité d'action correctrice par le reste du détecteur de phase à la sortie de lignes de temporisation synchrones, en dépit de la présence ou de l'absence d'une éventuelle erreur de phase inférieure à 360°, si la position de phase du signal de sortie de lignes de temporisation est décalée d'un multiple intégral de 360°. Des branchements multiples (TAP 2, TAP 9, TAP 14), réalisés à partir d'éléments de lignes de temporisation connectés en guirlande ou en série sont aménagés pour les détecteurs de bords multiples. Lesdits détecteurs de bords multiples comparent le bord produit par chacun desdits branchements avec une division d'un signal d'horloge divisé. On a prévu un appareil et un procédé destinés à sauvegarder un signal de commande pour un système commandé par signal. Un signal de commande est transmis à un multiplexeur, lequel produit normalement ce signal de commande. Ce signal de commande est numérisé et stocké par un dispositif de stockage. La sortie du dispositif de stockage est reliée à la fois au multiplexeur et à un comparateur. Le comparateur reçoit également la sortie du multiplexeur, et il compare la sortie du dispositif de stockage et du multiplexeur. Le comparateur transmet un signal au dispositif de stockage afin d'incrémenter ou de décrémenter ce dernier.
Designated States: JP.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE).
Publication Language: English (EN)
Filing Language: English (EN)