Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1991018470) METHOD AND APPARATUS FOR COMPENSATING FOR SENSITIVITY VARIATIONS IN THE OUTPUT OF A SOLID STATE IMAGE SENSOR
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1991/018470 International Application No.: PCT/US1991/003181
Publication Date: 28.11.1991 International Filing Date: 08.05.1991
IPC:
H04N 1/401 (2006.01)
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
N
PICTORIAL COMMUNICATION, e.g. TELEVISION
1
Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
40
Picture signal circuits
401
Compensating positionaly unequal response of the pick-up or reproducing head
Applicants:
EASTMAN KODAK COMPANY [US/US]; 343 State Street Rochester, NY 14650, US
Inventors:
COOK, William, A.; US
D'LUNA, Lionel, J.; US
PARULSKI, Kenneth, A.; US
Agent:
WOODS, David, M.; 343 State Street Rochester, NY 14650-2201, US
Priority Data:
522,33411.05.1990US
Title (EN) METHOD AND APPARATUS FOR COMPENSATING FOR SENSITIVITY VARIATIONS IN THE OUTPUT OF A SOLID STATE IMAGE SENSOR
(FR) PROCEDE ET APPAREIL SERVANT A COMPENSER LES VARIATIONS DE SENSIBILITE DU SIGNAL DE SORTIE D'UN DETECTEUR D'IMAGES A SEMI-CONDUCTEURS
Abstract:
(EN) A correction circuit (20) processes digitized signals from an image sensor (10) and generates gain correction values to compensate for variations in the output of the sensor. While imaging a gain calibrating object (34), the sensor is operated in a calibration mode in which a plurality of calibration values are generated that pertain to each photosite. The digitized calibration values are transformed into log space for processing by a gain level averaging circuit (22). The log calibration signals are first subtracted from a reference corresponding to a maximum expected signal value. The difference signals are serially accumulated by means of pair of registers (36, 42) and an adder (38), and the sum is stored in a gain memory (24). In a subsequent normal operating mode, the summed signals for each photosite are retrieved from the gain memory (24) and bit-shifted to form an average correction value for each photosite. The correction values are applied to an adder (26) in synchronism with sensor signals from like photosites and added therewith in log space to provide gain compensation.
(FR) Circuit de correction (20) traitant des signaux numérisés émis par un détecteur d'images (10) et générant des valeurs de correction de gain pour compenser les variations du signal de sortie du détecteur. Lors de la mise en image d'un objet pour l'étalonnage du gain (34), le détecteur fonctionne dans un mode d'étalonnage, dans lequel une pluralité de valeurs d'étalonnage concernant chaque photosite sont générées. Les valeurs d'étalonnage numérisées sont transformées en espace logarithmique pour traitement par un circuit de moyennage du niveau de gain (22). Les signaux logarithmiques d'étalonnage sont d'abord soustraits d'une référence correspondant à une valeur maximale prévue de signaux. Les signaux de différence sont accumulés sériellement au moyen de deux registres (36, 42) et d'un additionneur (38), et la somme est mémorisée dans une mémoire de gain (24). Dans un mode de fonctionnement normal ultérieur, les signaux additionnés pour chaque photosite sont extraits de la mémoire de gain (24) puis déplacés par bits pour obtenir une valeur de correction moyenne pour chaque photosite. Les valeurs de correction sont introduites dans un additionneur (26) en synchronysation avec les signaux émis par le détecteur pour des photosites analogues, ces valeurs et ces signaux étant additionnés dans un espace logarithmique pour obtenir une compensation de gain.
Designated States: JP
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
EP0482182