Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1991018360) CAPACITIVE STRUCTURES FOR WEIGHTED SUMMATION, AS USED IN NEURAL NETS
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1991/018360 International Application No.: PCT/US1991/002855
Publication Date: 28.11.1991 International Filing Date: 25.04.1991
Chapter 2 Demand Filed: 21.11.1991
IPC:
G06N 3/063 (2006.01) ,G11C 27/02 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
N
COMPUTER SYSTEMS BASED ON SPECIFIC COMPUTATIONAL MODELS
3
Computer systems based on biological models
02
using neural network models
06
Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
063
using electronic means
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
27
Electric analogue stores, e.g. for storing instantaneous values
02
Sample-and-hold arrangements
Applicants:
GENERAL ELECTRIC COMPANY [US/US]; 1 River Road Schenectady, NY 12345, US
Inventors:
ENGELER, William, Ernest; US
Agent:
STECKLER, Henry, I.; Counsel, International Patent Operation General Electric Company 1285 Boston Avenue, Bldg. 23CW Bridgeport, CT 06602 , US
Priority Data:
525,93121.05.1990US
526,47021.05.1990US
Title (EN) CAPACITIVE STRUCTURES FOR WEIGHTED SUMMATION, AS USED IN NEURAL NETS
(FR) STRUCTURES CAPACITIVES D'ADDITION PONDEREE UTILISEES DANS DES RESEAUX NEURONAUX
Abstract:
(EN) The capacitances of a pair of capacitors associated with a neural net are arranged to be complementary in value, even where their differential capacitance is subjected to variation, so the sum of the capacitances remains equal to a constant, Ck. Each of a set of component capacitors with capacitances related in accordance with powers of two is selected to be a component of one or the other of the pair of capacitors, the selecting being done by field effect transistors (FETs) operated as transmission gates. The gate signals for the FETs are respective ones of the bits in a binary number stored in a word storage element of a semiconductor memory.
(FR) Les capacités d'une paire de condensateurs associés à un réseau neuronal sont agencées pour être complémentaires en valeur, même lorsque leur capacité différentielle est soumise à des variations, de manière que la somme des capacités reste égale à une constante Ck. Chaque condensateur d'un ensemble de condensateurs constitutif présentant des capacités corrélées en fonction de puissances de deux est sélectionné pour être un constituant de l'une ou de l'autre paire de condensateurs, la sélection étant effectuée par des transistors à effet de champ (FET) faisant office de portes de transmission. Les signaux de porte destinés au FET sont des éléments respectifs des bits se trouvant dans un nombre binaire stocké dans un élément de stokage de mots d'une mémoire à semi-conducteurs.
Designated States: JP, KR
European Patent Office (DE, FR, GB, IT, NL)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
EP0530237JPH05507168