Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1991017545) INTEGRATED SEMICONDUCTOR STORE WITH PARALLEL TEST FACILITY AND REDUNDANCY PROCESS
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1991/017545 International Application No.: PCT/EP1991/000865
Publication Date: 14.11.1991 International Filing Date: 08.05.1991
Chapter 2 Demand Filed: 03.12.1991
IPC:
G11C 29/44 (2006.01)
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
29
Checking stores for correct operation; Testing stores during standby or offline operation
04
Detection or location of defective memory elements
08
Functional testing, e.g. testing during refresh, power-on self testing (POST) or distributed testing
12
Built-in arrangements for testing, e.g. built-in self testing (BIST)
44
Indication or identification of errors, e.g. for repair
Applicants:
SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2 D-80333 München, DE (AllExceptUS)
MUHMENTHALER, Peter [DE/DE]; DE (UsOnly)
OBERLE, Hans, Dieter [DE/DE]; DE (UsOnly)
PEISL, Martin [DE/DE]; DE (UsOnly)
SAVIGNAC, Dominique [FR/DE]; DE (UsOnly)
Inventors:
MUHMENTHALER, Peter; DE
OBERLE, Hans, Dieter; DE
PEISL, Martin; DE
SAVIGNAC, Dominique; DE
Common
Representative:
SIEMENS AG; Postfach 22 16 34 D-8000 München 22, DE
Priority Data:
90108836.910.05.1990EP
Title (DE) INTEGRIERTER HALBLEITERSPEICHER MIT PARALLELTESTMÖGLICHKEIT UND REDUNDANZVERFAHREN
(EN) INTEGRATED SEMICONDUCTOR STORE WITH PARALLEL TEST FACILITY AND REDUNDANCY PROCESS
(FR) MEMOIRE INTEGREE A SEMI-CONDUCTEURS AVEC POSSIBILITE D'ESSAI EN PARALLELE ET PROCEDE DE REDONDANCE
Abstract:
(DE) Ein integrierter Halbleiterspeicher enthält eine Paralleltesteinrichtung (PT) und U Blockgruppen (GPu). Die Paralleltesteinrichtung (PT) dient einem Einschreiben und einem Auswerten von in den Halbleiterspeicher einzuschreibenden und aus diesem auszulesenden Daten. Dabei sind in einer Testbetriebsart mehrere Gruppen von M Speicherzellen (MC) gleichzeitig auf Funktion testbar, wobei jede Gruppe entlang einer jeweiligen Wortleitung (WL) angeordnet ist. Die dabei ausgelesenen Daten sind durch die Paralleltesteinrichtung (PT) auswertbar. Das Ergebnis der Auswertung liegt, für jede Gruppe von M Speicherzellen (MC) getrennt, an I/O-Datenleitungen (IO1, IO2, IO3) des Halbleiterspeichers an. Der Halbleiterspeicher kann auch redundante Speicherzellen (MCred) aufweisen. In diesem Fall lassen sich defekte Speicherzellen (MC) oder Gruppen von Speicherzellen (MC) in Verbindung mit der Testbetriebsart ersetzen (Redundanz).
(EN) An integrated semiconductor store contains a parallel test device (PT) and U block groups (GPu). The parallel test device (PT) is used to write in and evaluate data to be read into and out of the semiconductor store. Here, several groups of M storage cells (MC) can be tested in the test operation mode for function, whereby each group is arranged along a word line (WL). The data read out thereby can be evaluated by the parallel test device (PT). The result of the evaluation is available, for each group of M storage cells separately, at I/O data lines (IO1, IO2, IO3) of the semiconductor store. The semiconductor store can also have redundant storage cells (MCred). In this case defective storage cells (MC) or groups thereof can be replaced in connection with the test operation procedure (redundancy).
(FR) Une mémoire intégrée à semi-conducteurs comporte une installation d'essai en parallèle (PT) et U groupes de blocs (GPu). L'installation d'essai en parallèle (PT) sert à introduire et à évaluer des données destinées à être enregistrées dans la mémoire à semi-conducteurs ou bien à être sorties de celle-ci. En mode d'essai, le fonctionnement de plusieurs groupes de M cellules de mémoire (MC) peut être testé simultanément, chaque groupe étant disposé le long d'une ligne de mots correspondante (WL). Les données sorties peuvent être évaluées par l'installation d'essai en parallèle (PT). Le résultat de l'évaluation est situé, pour chaque groupe de M cellules de mémoire (MC) séparément, sur des lignes de transmission de données d'entrée/sortie (IO1, IO2, IO3) de la mémoire à semi-conducteurs. La mémoire à semi-conducteurs peut comporter également des cellules de mémoire redondantes (MCred). Dans ce cas, les cellules de mémoire (MC) ou groupes de cellules de mémoire (MC) défectueux peuvent être remplacés en liaison avec le fonctionnement en mode d'essai (redondance).
Designated States: JP, KR, US
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE)
Publication Language: German (DE)
Filing Language: German (DE)
Also published as:
EP0527866JPH05506954KR1019937000951