Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1991017504) FAULT TOLERANT COMPUTER SYSTEM
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1991/017504 International Application No.: PCT/US1991/003198
Publication Date: 14.11.1991 International Filing Date: 08.05.1991
IPC:
G06F 11/14 (2006.01) ,G06F 11/20 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
11
Error detection; Error correction; Monitoring
07
Responding to the occurrence of a fault, e.g. fault tolerance
14
Error detection or correction of the data by redundancy in operation, e.g. by using different operation sequences leading to the same result
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
11
Error detection; Error correction; Monitoring
07
Responding to the occurrence of a fault, e.g. fault tolerance
16
Error detection or correction of the data by redundancy in hardware
20
using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Applicants:
UNISYS CORPORATION [US/US]; Township Line & Union Meeting Roads P.O. Box 500 Blue Bell, PA 19424, US
Inventors:
GLEESON, Barry, John; US
Agent:
STARR, Mark, T.; Unisys Corporation Township Line and Union Meeting Roads P.O. Box 500 Blue Bell, PA 19424, US
Priority Data:
521,28309.05.1990US
Title (EN) FAULT TOLERANT COMPUTER SYSTEM
(FR) SYSTEME INFORMATIQUE INSENSIBLE AUX DEFAILLANCES
Abstract:
(EN) A fault tolerant computer system is disclosed which operates to automatically provide fault tolerant operation in a manner which reduces the frequency of checkpointing, while requiring neither simultaneity nor atomicity with respect to information transmitted to backups. These advantages are accomplished by providing operation such that message transmissions from primary tasks running on a data processor to external backups may be delayed until an action is performed which will persist after failure of the data processor. Although such operation may result in the backups not having received all of the messages transmitted to their respective primary tasks when failure occurs, recovery is nevertheless obtained using the backups, since transmission to backups is controlled so that all backups agree on the state of the data processor at the time of failure, which need not be the actual state of the data processor at the time of failure.
(FR) Système informatique insensible aux défaillances dont le fonctionnement automatique insensible aux défaillances réduit la fréquence de création de points de reprise tout en ne nécessitant ni simultanéité ni atomicité par rapport aux informations transmises à des moyens de secours. Ces avantages sont mis en ÷uvre par un fonctionnement permettant de retarder les transmissions de message à partir de tâches primaires se déroulant sur un processeur de données vers des moyens de secours jusqu'à ce qu'une action soit achevée, laquelle continue après une défaillance du processeur de données. Bien qu'un tel fonctionnement puisse avoir pour résultat le fait que les moyens de secours n'ont pas reçu tous les messages transmis à leurs tâches primaires respectives lorsque la défaillance a lieu, l'on parvient malgré tout a une récupération à l'aide des moyens de secours, puisque la transmission à ces derniers est régulée de manière que tous les moyens de secours s'accordent sur l'état du processeur de données au moment de la défaillance, lequel n'est pas forcément l'état effectif du processeur de données au moment de la défaillance.
Designated States: CA, JP
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
EP0482175