Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1991009466) AUTO-DELAY GAIN CIRCUIT
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1991/009466 International Application No.: PCT/EP1990/001813
Publication Date: 27.06.1991 International Filing Date: 23.10.1990
Chapter 2 Demand Filed: 05.03.1991
IPC:
H03K 17/16 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
K
PULSE TECHNIQUE
17
Electronic switching or gating, i.e. not by contact-making and -breaking
16
Modifications for eliminating interference voltages or currents
Applicants:
VLSI TECHNOLOGY, INC. [US/FR]; HB1 - Les Taissounières Route des Dolines Sophia Antipolis F-06560 Valbonne, FR
Inventors:
HAQ, Ejaz, Ul; US
Agent:
HORTON, Andrew, Robert, Grant; Bowles Horton Felden House, Dower Mews High Street, Berkhamsted Hertfordshire HP4 2BL, GB
Priority Data:
456,87920.12.1989US
Title (EN) AUTO-DELAY GAIN CIRCUIT
(FR) CIRCUIT DE GAIN A RETARD AUTOMATIQUE
Abstract:
(EN) A multi-stage output buffer provides for inactivation and then delayed reactivation of a second gain stage (106) after a data transition. The delay imposed is a function of the output voltage, which is fed back through a threshold detector (110). A transition detector (112) is coupled to data inputs so that it can inactivate the second gain stage upon a data transition; the transition detector is coupled to the threshold detector so that it can activate the second gain stage once the output voltage crosses a predetermined threshold voltage. This configuration imposes relatively long delays on second gain stage activation when large loads are applied to keep switching transients to tolerable levels. When lesser loads are applied, a shorter delay permits more rapid throughput.
(FR) Un tampon de sortie multiple permet la désactivation et la réactivation à retard d'un deuxième étage de gain (106) à la suite d'une transition de données. Le retard imprimé est une fonction de la tension de sortie, qui est réinjectée à travers un détecteur de seuil (110). Un détecteur de transition (112) est couplé aux entrées de données de sorte qu'il puisse désactiver le deuxième étage de gain lors d'une transition de données. Le détecteur de transition est couplé au détecteur de seuil de sorte qu'il puisse activer le deuxième étage de gain dès que la tension de sortie dépasse une tension de seuil prédéterminée. Cette configuration imprime des retards relativement longs à l'activation du deuxième étage de gain lorsque des charges importantes sont appliquées afin de commuter les transitoires en continu à des niveaux tolérables. Lors de l'application de charges moins importantes, un retard plus court permet un débit plus rapide.
Designated States: GB, JP, KR
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE)
Publication Language: English (EN)
Filing Language: English (EN)