Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1991009424) POWER MOSFET TRANSISTOR CIRCUIT
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1991/009424 International Application No.: PCT/US1990/006797
Publication Date: 27.06.1991 International Filing Date: 20.11.1990
IPC:
H01L 27/02 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27
Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02
including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
Applicants:
HARRIS SEMICONDUCTOR PATENTS, INC. [US/US]; 1025 West NASA Boulevard Melbourne, FL 32919, US
Inventors:
WODARCZYK, Paul, Joseph; US
WHEATLEY, Carl, Frank, Jr.; US
NEILSON, John, Manning, Savidge; US
JONES, Frederich, Peter; US
Agent:
CHASKIN, Jay, L. ; General Electric Company International Patent Operation 1285 Boston Avenue Building 23CW Bridgeport, CT 06602, US
Priority Data:
447,33007.12.1989US
Title (EN) POWER MOSFET TRANSISTOR CIRCUIT
(FR) CIRCUIT A TRANSISTOR MOSFET DE PUISSANCE
Abstract:
(EN) The present invention relates to a power MOS transistor having a current limiting circuit incorporated in the same substrate as the transistor. The power MOS transistor includes a drain region extending through the substrate between opposed first and second surfaces, a plurality of body regions in the substrate at the first surface, a separate source region in the substrate at the first surface within each body region and a channel extending across each body region between its junction with its respective source region and its junction with the drain region. A conductive gate is over and insulated from the first surface and extends over the channel regions. A first conductive electrode extends over and is insulated from the gate and contacts a first portion of the source regions. A second conductive electrode extends over and is insulated from the gate and contacts a second portion of the source regions. The second portion contains a smaller number of the source regions than the first portion. The current limiting circuit includes a bipolar transistor formed in a well region in the substrate, a zener diode formed in a second well region in the substrate and two resistors formed over and insulated from the first surface. The current limiting circuit is connected between the second portion of the source regions and the gate so as to reduce the power through the circuit.
(FR) L'invention concerne un transistor MOS de puissance ayant un circuit limitateur de courant incorporé dans le même substrat que le transistor. Le transistor MOS de puissance comprend une région drain s'étendant au travers du substrat entre les première et seconde surfaces opposées, une pluralité de régions du corps du transistor dans le substrat au niveau de la première surface, une région source séparée dans le substrat au niveau de la première surface, à l'intérieur de chaque région du corps, et un canal s'étendant au travers de chaque région du corps entre sa jonction avec sa région source respective et sa jonction avec la région drain. Une porte conductrice se trouve au-dessus de la première surface et isolée de cette dernière et s'étend par dessus les régions des canaux. Une première électrode conductrice s'étend par dessus la porte et est isolée de celle-ci, et est en contact avec une première partie des régions source. Une seconde électrode conductrice s'étend par dessus la porte et est isolée de celle-ci, et est en contact avec une seconde partie des régions source. La second partie contient un nombre plus petit de régions source que la première partie. Le circuit limiteur de courant comprend un transistor bipolaire formé dans une région puits dans le substrat, une diode zener formée dans une seconde région puits dans le substrat et deux résistances formées par dessus la première surface et isolées de cette dernière. Le circuit limiteur de courant est connecté entre la seconde partie des régions source et la porte de manière à réduire l'énergie passant par le circuit.
Designated States: JP
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
EP0457886