Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1991008641) DUAL PROCESSOR IMAGE COMPRESSOR/EXPANDER
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1991/008641 International Application No.: PCT/US1990/006816
Publication Date: 13.06.1991 International Filing Date: 28.11.1990
IPC:
G06T 9/00 (2006.01) ,H04N 1/41 (2006.01) ,H04N 7/30 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
T
IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
9
Image coding, e.g. from bit-mapped to non bit-mapped
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
N
PICTORIAL COMMUNICATION, e.g. TELEVISION
1
Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
41
Bandwidth or redundancy reduction
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
N
PICTORIAL COMMUNICATION, e.g. TELEVISION
7
Television systems
24
Systems for the transmission of television signals using pulse code modulation
26
using bandwidth reduction
30
involving transform coding
Applicants:
EASTMAN KODAK COMPANY [US/US]; 343 State Street Rochester, NY 14650-2201, US
Inventors:
PORCELLIO, Rocco, J.; US
ZIMMER, David, I.; US
Agent:
WOODS, David, M.; 343 State Street Rochester, NY 14650-2201, US
Priority Data:
444,46201.12.1989US
Title (EN) DUAL PROCESSOR IMAGE COMPRESSOR/EXPANDER
(FR) PROCESSEUR DOUBLE A COMPRESSION/EXPANSION D'IMAGES
Abstract:
(EN) An image compression and expansion processor includes a dual port memory (22) configured with image and compressed data processing blocks (26a, 26b, 26c), a host processor (20) for managing movement of predefined blocks of data between an external frame store memory (4) and the dual port memory (22), and a digital signal processor (24) for compressing or expanding the data stored in the dual port memory (22). Because minimum redundancy encoding and decoding is employed to reduce the data stream according to the complexity of the image, data streams of undefined length (relative to the predefined blocks of data) are periodically resident in the compressed processing block (26c). By maintaining bit length definition of the data in the compressed block (26c) (relative to the predefined blocks) by means of a size words (30), the host processor (20) is able to move defined lengths of compressed data from the dual port memory (22) while the digital signal processor (24) is concurrently processing the predefined blocks of image data.
(FR) Un processeur à compression et à expansion d'images comporte une mémoire à deux ports (2) configurée avec des blocs de traitement d'images et de données comprimées (26a, 26b, 26c), un processeur central (20) pour la gestion des mouvements de blocs de données prédéterminés entre une mémoire externe de stockage de blocs (4) et la mémoire à deux ports (22), et un processeur de signaux digitaux (24) qui comprime ou expanse les données stockées dans la mémoire à deux ports (22). Un codage et un décodage à redondances minimales étant utilisés pour réduire le flux de données en fonction de la complexité de l'image, des flux de données d'une longueur non définie (par rapport aux blocs de données prédéterminés) résident périodiquement dans le bloc de traitement comprimé (26c). En maintenant la définition de la longueur des éléments binaires des données dans le bloc comprimé (26c) (par rapport aux blocs prédéterminés) au moyen d'un mot de longueur (30), le processeur cental (20) peut sortir de la mémoire à deux ports (22) des longueurs prédéterminées de données comprimées pendant que le processeur de signaux digitaux (24) traite simultanément les blocs prédéterminés de données d'image.
Designated States: JP
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
EP0456805