Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1991008633) BASIC ELEMENT FOR THE CONNECTION NETWORK OF A FAST PACKET SWITCHING NODE
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1991/008633 International Application No.: PCT/EP1990/002010
Publication Date: 13.06.1991 International Filing Date: 27.11.1990
Chapter 2 Demand Filed: 22.05.1991
IPC:
H04L 12/54 (2013.01) ,H04L 12/933 (2013.01) ,H04L 12/947 (2013.01) ,H04L 12/70 (2013.01)
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12
Data switching networks
54
Store-and-forward switching systems
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12
Data switching networks
70
Packet switching systems
931
Switch fabric architecture
933
Switch core, e.g. crossbar, shared memory or shared medium
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12
Data switching networks
70
Packet switching systems
931
Switch fabric architecture
947
Address processing within a device, e.g. using internal ID or tags for routing within a switch
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12
Data switching networks
70
Packet switching systems
Applicants:
ITALTEL SOCIETÀ ITALIANA TELECOMUNICAZIONI S.P.A. [IT/IT]; Piazzale Zavattari, 12 I-20149 Milan, IT (AllExceptUS)
BOSTICA, Bruno [IT/IT]; IT (UsOnly)
DANIELE, Antonella [IT/IT]; IT (UsOnly)
VERCELLONE, Vinicio [IT/IT]; IT (UsOnly)
Inventors:
BOSTICA, Bruno; IT
DANIELE, Antonella; IT
VERCELLONE, Vinicio; IT
Agent:
GIUSTINI, Delio; Italtel Società Italiana Telecomunicazioni s.p.a. P.O. Box 10 I-20019 Settimo Milanese, IT
Priority Data:
68059 A/8930.11.1989IT
Title (EN) BASIC ELEMENT FOR THE CONNECTION NETWORK OF A FAST PACKET SWITCHING NODE
(FR) ELEMENT DE BASE POUR LE RESEAU DE CONNECTION D'UN NOEUD DE COMMUTATION DE PAQUETS RAPIDE
Abstract:
(EN) Basic element for the interconnection network of a fast packet switching node, where a synchronization is made at bit input stream level, the cell beginning is identified and a stream conversion from the serial form to a word parallel form is performed. Cells are thus transformed in a completely parallel form and in the same form they are cyclically discharged in the subsequent cell time in a memory (BC), where cells are written and read in a shared way on the basis of instructions given by a control unit (CC), thus performing the switching function. The control unit is essentially based on the use of a content-addressed associative memory, where a fraction of the routing header and a code indicating the time sequence on which the cells arrive are stored. Memory outgoing cells are reconverted from a completely parallel form to a form having the length of one word and therefore in a completely serial form at a bitrate equal to the input one.
(FR) L'invention se rapporte à un élément de base pour le réseau d'interconnexion d'un noeud de commutation de paquets rapide dans lequel on effectue l'opération de synchronisation au niveau d'entrée du train binaire, on identifie le début de la cellule de données et on effectue la conversion du train binaire de la forme sérielle à une forme parallèle de mots. Les cellules de données sont ainsi transformées sous une forme complètement parallèle et c'est sous cette même forme qu'elles sont déchargées cycliquement, pendant le temps de traitement de la cellule suivante, dans une mémoire (BC), où elles sont introduites et extraites en mode partagé sur la base des instructions données par une unité de commande (CC), ce qui permet d'assurer la fonction de commutation. L'unité de commande se base essentiellement sur l'utilisation d'une mémoire associative adressable selon le contenu de la donnée, dans laquelle sont stockés une fraction de l'en-tête d'acheminement ainsi qu'un code indiquant la séquence dans le temps selon laquelle s'effectue l'arrivée des cellules. Les cellules sortant de la mémoire sont soumises à une reconversion d'une forme complètement parallèle à une forme ayant la longueur d'un mot et par conséquent sous une forme complètement sérielle à une cadence binaire égale à la cadence d'entrée.
Designated States: JP, US
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
EP0502873US5307343