Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1991007777) HIGH DENSITY MULTICHIP PACKAGE
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1991/007777 International Application No.: PCT/US1990/006857
Publication Date: 30.05.1991 International Filing Date: 21.11.1990
Chapter 2 Demand Filed: 17.06.1991
IPC:
H01L 23/367 (2006.01) ,H01L 23/538 (2006.01) ,H01L 23/64 (2006.01) ,H01L 25/065 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
34
Arrangements for cooling, heating, ventilating or temperature compensation
36
Selection of materials, or shaping, to facilitate cooling or heating, e.g. heat sinks
367
Cooling facilitated by shape of device
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
52
Arrangements for conducting electric current within the device in operation from one component to another
538
the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
58
Structural electrical arrangements for semiconductor devices not otherwise provided for
64
Impedance arrangements
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25
Assemblies consisting of a plurality of individual semiconductor or other solid state devices
03
all the devices being of a type provided for in the same subgroup of groups H01L27/-H01L51/128
04
the devices not having separate containers
065
the devices being of a type provided for in group H01L27/78
Applicants:
TACTICAL FABS, INC. [US/US]; 170 Nortech Parkway San Jose, CA 95134, US
Inventors:
BECHTEL, Richard, L.; US
THOMAS, Mammen; US
HIVELY, James, W.; US
Agent:
YOUNG, Edel, M. ; Skjerven, Morrill, MacPherson, Franklin & Friel 25 Metro Drive, Suite 700 San Jose, CA 95110, US
Priority Data:
440,54522.11.1989US
Title (EN) HIGH DENSITY MULTICHIP PACKAGE
(FR) BOITIER MULTIPUCE A HAUTE DENSITE
Abstract:
(EN) A package (400) for multiple semiconductor integrated circuit chips (110A-110D, 211, 416A, 416B) uses an interconnect structure (114, 426) manufactured by semiconductor processing techniques to provide dense interconnections between chips and to input/output terminals. Chips are thermally connected to a Kovar or molybdenum heatsink (104, 406). The interconnect structure (114, 426) is constructed by fabricating multiple layers (629) of interconnect metallization (202, 206, 602, 604, 606, 608) on an optically flat glass (or other dielectric) surface (200, 628) patterned into lines and separated by smoothed glass dielectric (204, 601, 603, 605, 607). The metallization lines are interconnected by vias (212) and lead to pads (136) which are connected to chip pads and to exterior pins or wiring (not shown). An interconnect frame (124) allows access to the chips (110A-110D) and the interconnect structure (114) to effect wire (118 or TAB 222) bonding of the chips to the metallization and provide sealable cavities (117) for the chips. Elastomeric connectors (134) extend through and are aligned by the frame (124) to connect pads on the interconnect structure top to traces on a mother board to which the package is mounted. Chip bonding plates (216) allow chips to be removed from the package and replaced when found defective.
(FR) Un boîtier (400) composé de plusieurs puces à circuits intégrés à semi-conducteurs (110A à 110D, 211, 416A, 416B) utilise une structure d'interconnexion (114, 426) fabriquée selon des techniques de traitement de semi-conducteurs, afin de ménager des interconnexions denses entre les puces et les bornes d'entrée/sortie. Les puces sont connectées thermiquement à un puits thermique en Kovar ou en molybdène (104, 406). La structure d'interconnexion (114, 426) est réalisée par l'application, en couches multiples (629), d'une métallisation d'interconnexion (202, 206, 602, 604, 606, 608) sur une surface (200, 628) en verre (ou autre diélectrique) optiquement plane configurée en lignes, et séparée par un diélectrique en verre lisse (204, 601, 603, 602, 607). Les lignes de metallisation sont interconnectées par des interconnexions (212) et conduisent à des plots (136), lesquels sont connectés à des plots de puces et à des broches ou à des câbles extérieurs (non illustrés). Un cadre d'interconnexion (124) permet l'accès aux puces (110A à 110D) et à la structure d'interconnexion (114) pour effectuer une connexion en fil (118 ou TAB 222) des puces à la métallisation, et comporte des cavités pour les puces pouvant être rendues étaches (117). Des connecteurs élastomères (134) s'étendent dans le cadre (124) et sont alignés par celui-ci, afin de connecter les plots situés sur la partie supérieure de la structure d'interconnexion à des pistes situées sur une carte mère, sur laquelle le boîtier est monté. Des plaques de connexion de puces (216) permettent le retrait des puces du boîtier, et leur remplacement lorsqu'elles sont défectueuses.
Designated States: AT, AU, BB, BG, BR, CA, CH, DE, DK, ES, FI, GB, GR, HU, JP, KP, KR, LK, LU, MC, MG, MW, NL, NO, RO, SD, SE, SU
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CM, GA, ML, MR, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
AU1991069663