Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO1991007012) HIGH SPEED COMPARATOR WITH OFFSET CANCELLATION
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1991/007012 International Application No.: PCT/US1990/005940
Publication Date: 16.05.1991 International Filing Date: 16.10.1990
Chapter 2 Demand Filed: 23.04.1991
IPC:
H03K 3/356 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
K
PULSE TECHNIQUE
3
Circuits for generating electric pulses; Monostable, bistable or multistable circuits
02
Generators characterised by the type of circuit or by the means used for producing pulses
353
by the use, as active elements, of field-effect transistors with internal or external positive feedback
356
Bistable circuits
Applicants:
VLSI TECHNOLOGY, INC. [--/US]; 1109 McKay Drive San Jose, CA 95131, US
Inventors:
LIU, Edward, Wai, Yeung; US
Agent:
HSUE, James, S. ; Majestic, Parsons, Siebert & Hsue Four Embarcadero Center Suite 1450 San Francisco, CA 94111-4121, US
Priority Data:
429,58531.10.1989US
Title (EN) HIGH SPEED COMPARATOR WITH OFFSET CANCELLATION
(FR) COMPARATEUR RAPIDE A ANNULATION DE DECALAGE
Abstract:
(EN) A regenerative latch (51) includes a fully differential amplifier (52-58) with two inputs and two outputs and two positive feedback paths, each path coupling each of the two outputs to one of the two inputs through a capacitor (82, 84). Hence, during the reset phase, the two capacitors will block all DC voltages thereby enabling offset cancellation of the amplifier. During the regeneration phase, the two positive feedback paths drive the amplifier (52-58) quickly into saturation. The output of the regenerative latch may be used to drive a second stage latch (52) to reduce metastability and to reduce the gain requirements for the latch. The transistor channels of the input transistors (110a, 112a) of the second stage latch are reverse biased into depletion regions to reduce the input capacitance of the second latch (52) during reset. Such low input capacitance speeds up the regeneration of the first stage latch (51).
(FR) Une bascule (51) à régénération comprend un amplificateur (52 à 58) totalement différentiel doté de deux entrées et de deux sorties, ainsi que de deux chemins de réaction positifs, chaque chemin couplant chacune des deux sorties à une des deux entrées par l'intermédiaire d'un condensateur (82, 84). Par conséquent, pendant la phase de remise à l'état initial, les deux condensateurs bloquent toutes les tensions de courant continu, permettant ainsi une annulation du décalage de l'amplificateur. Pendant la phase de réggénération, les deux chemins de réaction positifs excitent l'amplificateur (52 à 58) parvenant rapidement à saturation. La sortie de la bascule à régénération peut être utilisée afin d'exciter une bascule (52) de second étage, afin de réduire la métastabilité et de réduire les exigences de gain de la bascule. Les canaux de transistors des transistors d'entrée (110a, 112a) de la bascule du second étage, sont polarisés de manière inverse jusque dans des régions d'épuisement, afin de réduire la capacité d'entrée de la seconde bascule (52) pendant la remise à l'état initial. Ladite faible capacité d'entrée accélère la régénération de la bascule (51) du premier étage.
Designated States: JP, KR
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LU, NL, SE)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
EP0500588