Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1991006061) IMPROVED ROUTING SYSTEM AND METHOD FOR INTEGRATED CIRCUITS
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1991/006061 International Application No.: PCT/US1990/005536
Publication Date: 02.05.1991 International Filing Date: 03.10.1990
Chapter 2 Demand Filed: 25.03.1991
IPC:
G06F 17/50 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
17
Digital computing or data processing equipment or methods, specially adapted for specific functions
50
Computer-aided design
Applicants:
VLSI TECHNOLOGY, INC. [US/US]; 1109 McKay Drive San Jose, CA 95131, US
Inventors:
ASHTAPUTRE, Suni, Vasul, Ol; US
MODY, Rajiv, C.; IN
Agent:
HOHBACH, Harold, C. ; Flehr, Hohbach, Test, Albritton & Herbert Suite 3400 Four Embarcadero Center San Francisco, CA 94111, US
Priority Data:
419,04110.10.1989US
Title (EN) IMPROVED ROUTING SYSTEM AND METHOD FOR INTEGRATED CIRCUITS
(FR) SYSTEME ET PROCEDE D'ACHEMINEMENT AMELIORE POUR CIRCUITS INTEGRES
Abstract:
(EN) An integrated circuit layout is sequentially sliced (406), defining a series of rectangular channels, each of which divides a region of the circuit layout containing two or more circuit components into two circuit regions each having at least one circuit component. Whenever a channel has one or more neighboring indented routing regions, a special channel is defined for each such indentation (408). After the layout is divided into channels and special channels, interconnections are routed through those channels and special channels (412). In particular, before routing interconnections through each channel, interconnections are routed through the corresponding special channels, if any. A data structure is defined for denoting the sequence in which the channels are defined, the region of the layout occupied by each channel, and for each channel, the region of said layout occupied by each corresponding special channel, if any. The order in which channels are routed corresponds to the sequence in which channels were defined, as denoted in the data structure.
(FR) Un tracé de circuits intégrés est découpé en tranches (406) de manière séquencielle, définissant une série de canaux rectangulaires, dont chacun divise une région du tracé de circuits contenant deux composants de circuit ou plus, en deux régions de circuit comportant chacune au moins un composant de circuit. Lorsqu'un canal comporte une ou plusieurs régions d'acheminement rentrées voisines, on définit un canal spécial pour chaque décrochement (408). Une fois le tracé divisé en canaux et en canaux spéciaux, on achemine des interconnexions dans ces canaux et dans lesdits canaux spéciaux (412). Notamment, avant d'acheminer les interconnexions dans chaque canal, on achemine les interconnexions dans les éventuels canaux spéciaux correspondants. On définit une structure de données afin d'indiquer la séquence dans laquelle les canaux sont définis, la région du tracé occupée par chaque canal, et pour chaque canal, la région dudit tracé occupée par chaque canal spécial correspondant éventuel. L'ordre dans lequel les canaux sont acheminés correspond à la séquence dans laquelle les canaux ont été définis, comme indiqué dans la structure de données.
Designated States: JP, KR
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, IT, LU, NL, SE)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
EP0495887