WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1991003837) METHOD OF PRODUCING READ-ONLY SEMICONDUCTOR MEMORY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1991/003837    International Application No.:    PCT/JP1990/001126
Publication Date: 21.03.1991 International Filing Date: 04.09.1990
IPC:
H01L 27/112 (2006.01)
Applicants: KABUSHIKI KAISHA TOSHIBA [JP/JP]; 72, Horikawa-cho, Saiwai-ku, Kawasaki-shi, Kanagawa 210 (JP) (For All Designated States Except US).
KANEBAKO, Kazunori [JP/JP]; (JP) (For US Only)
Inventors: KANEBAKO, Kazunori; (JP)
Agent: SATO, Kazuo; Kyowa Patent & Law Office, Room 323, Fuji Bldg., 2-3, Marunouchi 3-chome, Chiyoda-ku, Tokyo 100 (JP)
Priority Data:
1/227477 04.09.1989 JP
Title (EN) METHOD OF PRODUCING READ-ONLY SEMICONDUCTOR MEMORY
(FR) METHODE DE FABRICATION D'UNE MEMOIRE MORTE A SEMI-CONDUCTEURS
Abstract: front page image
(EN)A method of producing a NAND-type ROM in which are alternatingly arranged first and second gate electrodes (5, 7) that are formed through two different steps (Fig. 6B, Fig. 6E). The data is written by introducing impurity into the surface of an impurity layer (1) just under each gate electrode. The conductivity type of this impurity is opposite to that of the layer (1). The region of the first gate electrode (5) is doped after the electrode (5) has been formed (Fig. 6B) and the dopant (4) is energized to penetrate the electrode (Fig. 6C). On the other hand, the region of the second gate electrode (7) is doped before the electrode (7) is formed and the dopant (9) is less energized so that it will not penetrate the first gate electrode (Fig. 6D). When the data is written (11) through the first gate electrode (5), the impurity is introduced (10) to that region of the substrate (1) where the second gate electrode (7) is to be formed (Fig. 6C). To cancel this (Fig. 7), the impurity (1B) is introduced (1A) in advance into the substrate in a step (Fig. 6A).
(FR)Méthode de fabricaton d'une mémoire morte (ROM) du genre NON-ET cmprenant une première et une deuxième électrodes de porte (5, 7) en alternance, réalisées lors de deux étapes différentes (fig. 6B, fig. 6E). On écrit les données en introduisant une impureté dans la surface d'une couche d'impureté (1) disposée juste au-dessous de chaque électrode de circuit, le type de conductivité de ladite impureté étant l'opposé de celui de la couche (1). Après la réalisation de la première électrode (5) (fig. 6B), on dope la région de celle-ci (5), le dopant (4) étant excité de manière à pénétrer ladite électrode (fig. 6C). Par contre, la région de la deuxième électrode de porte (7) est dopée avant la réalisation de ladite électrode (7), le dopant (9) étant moins excité de sorte qu'il ne pénètre pas la première électrode de porte (fig. 6D). Lorsque les données sont écrites (11) à travers la première électrode de porte (5), on introduit l'impureté (10) dans la région du substrat (1) où on réalisera la deuxième électrode de porte (7) (fig. 6C). Afin d'annuler ceci, (fig. 7), on introduit (1A) l'impureté (1B) préalablement dans le substrat lors d'une étape (fig. 6A).
Designated States: US.
European Patent Office (AT, BE, CH, DE, DK, ES, FR, GB, IT, LU, NL, SE).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)