WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1990003002) COHERENT CACHE STRUCTURES AND METHODS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1990/003002    International Application No.:    PCT/US1989/003756
Publication Date: 22.03.1990 International Filing Date: 30.08.1989
Chapter 2 Demand Filed:    30.03.1990    
IPC:
G06F 12/08 (2006.01), G06F 12/10 (2006.01)
Applicants: ARIS CORPORATION [US/US]; 821 Fox Lane, San Jose, CA 95131 (US)
Inventors: McCARTHY, Daniel, M.; (US).
CIRCELLO, Joseph, C.; (US).
MUNGUIA, Gabriel R.; (US).
RICHARDSON, Nicholas, J.; (US)
Agent: HARRIMAN, J., D., II; Hecker & Harriman, 2049 Century Park East, Suite 1200, Los Angeles, CA 90067 (US)
Priority Data:
240,747 02.09.1988 US
Title (EN) COHERENT CACHE STRUCTURES AND METHODS
(FR) STRUCTURES D'ANTEMEMOIRES COHERENTES ET PROCEDES
Abstract: front page image
(EN)A multiprocessing system (1) includes a cache coherency technique that ensures that every access to a line of data is the most up-to-date copy of that line without storing cache coherency status bits in a global memory (13) and any reference thereto. An operand cache (9) includes a first directory which directly, on a one-to-one basis, maps a range of physical address bits into a first section of the operand cache storage. An associative directory multiply maps physical addresses outside of the range into a second section of the operand cache storage section. All stack frames of user programs to be executed on a time-shared basis are stored in the first section, so cache misses due to stack operations are avoided. System operating delays due to maintaining cache coherency, operand cache misses, instruction cache misses, I/O cache misses, and maintaining a cache coherency are substantially reduced.
(FR)Un système (1) de multitraitement comprend une technique de cohésion d'antémémoire assurant que chaque accès à une ligne de données est la copie la plus actualisée de cette ligne, sans stockage de bits d'état de cohésion d'antémémoire dans une mémoire globale (13) et d'éventuelles références à celle-ci. Une antémémoire (9) d'opérandes comprend un premier répertoire établissant directement une topographie, sur une base un à un, d'une gamme de bits d'adresses physiques dans une première section du stockage de l'antémémoire d'opérandes. Un répertoire associatif établit de multiples topographies d'adresses physiques en dehors de la gamme, dans une seconde partie du stockage de l'antémémoire d'opérandes. Tous les blocs empilés de programmes utilisateurs à exécuter sur une base en temps partagé sont stockés dans la première partie, de sorte que les insuccès d'antémémoire dus à des opérations d'empilage sont évités. Les retards de fonctionnement du système dus au maintien de la cohérence de l'antémémoire, aux insuccès d'utilisation d'antémémoire d'opérandes, aux insuccès d'utilisation d'antémémoire d'instructions, aux insuccès d'utilisation d'antémémoire I/O, ainsi que le maintien d'une cohérence d'antémémoire sont sensiblement réduits.
Designated States: AT, AU, BB, BG, BR, CH, DE, DK, FI, GB, HU, JP, KP, KR, LK, LU, MC, MG, MW, NL, NO, RO, SD, SE, SU.
European Patent Office (AT, BE, CH, DE, FR, GB, IT, LU, NL, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CM, GA, ML, MR, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)