WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1990002448) A BICMOS INVERTER CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1990/002448    International Application No.:    PCT/US1989/002865
Publication Date: 08.03.1990 International Filing Date: 05.07.1989
IPC:
H03K 5/151 (2006.01), H03K 19/013 (2006.01), H03K 19/0175 (2006.01), H03K 19/0944 (2006.01)
Applicants: MOTOROLA, INC. [US/US]; 1303 E. Algonquin Road, Schaumburg, IL 60196 (US)
Inventors: BUSHEY, Thomas, P.; (US)
Agent: BINGHAM, Michael, D.; Motorola, Inc., Patent Department, Suite 300K, 4250E. Camelback Road, Phoenix, AZ 85018 (US)
Priority Data:
235,128 23.08.1988 US
Title (EN) A BICMOS INVERTER CIRCUIT
(FR) CIRCUIT INVERSEUR A MOS COMPLEMENTIARE BIPOLAIRE
Abstract: front page image
(EN)A BICMOS inverter circuit having a high input impedance, improved switching characteristics, low power requirements, high noise immunity, high drive capability, an increased output voltage swing, reduced body effect, high current drivability and improved power dissipation comprises a CMOS inverter for receiving an input signal and bipolar push-pull output transistors (58, 59) for supplying an output. An intermediate CMOS stage (41, 42) is coupled between the CMOS inverter and the bipolar push-pull output transistors and to power supply voltages in a manner that eliminates body effect.
(FR)Un circuit inverseur à MOS complémentaire bipolaire a une haute impédance d'entrée, des caractéristiques de commutation améliorées, une faible consommation d'énergie, une immunité élevée aux parasites, une capacité élevée de commande, une amplitude crête-crête accrue de la tension de sortie, un effet de corps réduit, un courant très sensible aux commandes et une dissipation améliorée de la puissance. Ce circuit inverseur comprend un inverseur à MOS complémentaire qui reçoit un signal d'entrée et des transistors de sortie bipolaires symétriques (58, 59) qui fournissent la sortie. Un étage intermédiaire (41, 42) à MOS complémentaire est couplé entre l'inverseur à MOS complémentaire et les transistors de sortie bipolaires symétriques et est connecté à des tensions d'alimentation de façon à éliminer tout effet de corps.
Designated States: JP.
European Patent Office (AT, BE, CH, DE, FR, GB, IT, LU, NL, SE).
Publication Language: English (EN)
Filing Language: English (EN)