WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1990002405) TRANSISTOR BREAKDOWN PROTECTION CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1990/002405    International Application No.:    PCT/EP1989/000917
Publication Date: 08.03.1990 International Filing Date: 03.08.1989
IPC:
G11C 16/12 (2006.01), G11C 16/22 (2006.01), H03K 17/0814 (2006.01), H03K 17/10 (2006.01), H03K 17/693 (2006.01), H03K 19/003 (2006.01)
Applicants: MOTOROLA, INC. [US/US]; 1303 East Algonquin Road, Schaumburg, IL 60196 (US) (For All Designated States Except US).
GUILLOT, Pierre [FR/CH]; (CH) (For US Only)
Inventors: GUILLOT, Pierre; (CH)
Agent: IBBOTSON, Harold; Motorola European Intellectual Property Operations, Jays Close, Viables Ind. Estate, Basingstoke, Hants RG22 4PD (GB)
Priority Data:
8819733.0 19.08.1988 GB
Title (EN) TRANSISTOR BREAKDOWN PROTECTION CIRCUIT
(FR) CIRCUIT DE PROTECTION DE RUPTURE POUR TRANSISTORS
Abstract: front page image
(EN)A high voltage transistor breakdown protection circuit (28) comprising: protecting means (40) having a first and a second input; protection control means (34) coupled to said first and second inputs of said protecting means to apply first and second signals thereto, said protecting means (40) assuming a protecting or a non-protecting mode in dependence on said protection control means (34) applying to said first and second inputs first and second combinations of said first and second signals, characterised by, said protecting means being arranged to assume a third mode and a fourth mode in dependence on said protection control means applying to said first and second inputs third and fourth combinations of said first and second signals.
(FR)Le circuit de protection de rupture de transistors à haute tension décrit (28) comprend: un organe de protection (40) comportant des première et seconde entrées; ainsi qu'un organe de réglage de protection (34) couplé aux première et seconde entrées de l'organe protecteur afin d'appliquer audites entrées des premier et second signaux. L'organe de protection (40) peut adopter un mode de protection ou un mode de non protection en fonction de l'application sur les première et seconde entrées par l'organe de réglage de protection (34) d'une première et d'une seconde combinaison des premier et second signaux. Un tel circuit de protection se caractérise par le fait que l'organe de protection peut assumer un troisième mode et un quatrième mode en fonction de l'application sur les première et seconde entrées par l'organe de réglage de protection d'une troisième et quatrième combinaison des premier et second signaux.
Designated States: JP, US.
European Patent Office (AT, BE, CH, DE, FR, GB, IT, LU, NL, SE).
Publication Language: English (EN)
Filing Language: English (EN)