WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1990001235) HIGH SPEED MULTI-CHANNEL PHASE DETECTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1990/001235    International Application No.:    PCT/US1989/003143
Publication Date: 08.02.1990 International Filing Date: 21.07.1989
IPC:
H04L 27/227 (2006.01)
Applicants: UNISYS CORPORATION [US/US]; Township Line and Union Meeting Roads, P.O. Box 500, Blue Bell, PA 19424 (US)
Inventors: KEATE, Christopher, Raymond; (US).
THORNOCK, Jeffrey, Mac; (US)
Agent: STARR, Mark, T.; Unisys Corporation, Township Line and Union Meeting Roads, P.O. Box 500, Blue Bell, PA 19424 (US)
Priority Data:
22,700 22.07.1988 US
Title (EN) HIGH SPEED MULTI-CHANNEL PHASE DETECTOR
(FR) DETECTEUR DE PHASE MULTICANAL A HAUTE VITESSE
Abstract: front page image
(EN)A phase detector for a multi-channel PSK receiver is provided with a plurality of phase channels (X, Y). Each of the phase channels has its own comparator (56, 57) coupled to an electronic switch (58, 63) for producing signals which are the products of the analog data inputs on the phase channels. The outputs from the electronic switches (58, 63) are connected to positive (61) and negative (60) summing circuits and the output of the positive and negative summing circuits are connected to the positive (72) and negative (71) inputs of a differential amplifier (68) which produce a sum of the difference of the absolute value of the analog data inputs which is employed as an error voltage signal to control the frequency of a voltage controlled oscillator (not shown) in a multi-channel PSK receiver. By eliminating convention analog multipliers in the phase detector, the phase detector is capable of generating error voltage signals from analog data input signals having data rates as high as 5 gigabytes per second.
(FR)Un détecteur de phase pour un récepteur PSK multicanal possède une pluralité de canaux de phase (X, Y). Chacun des canaux de phase possède son propre comparateur (56, 57) couplé à un commutateur électronique (58, 63) pour produire des signaux qui sont les produits des entrées de données analogiques sur les canaux de phase. Les sorties des commutateurs électroniques (58, 63) sont connectées à des circuits d'addition positif (61) et négatif (60) et les sorties des circuits d'addition positif et négatif sont connectées aux entrées positive (72) et négative (71) d'un amplificateur différentiel (68) qui produit une somme de la différence de la valeur absolue des entrées de données analogiques et qui est utilisée comme signal de tension d'erreurs pour commander la fréquence d'un oscillateur commandé en tension (non illustré) dans un récepteur PSK multicanal. En éliminant des multiplicateurs analogiques dans le détecteur de phase, ce dernier peut générer des signaux de tension d'erreurs à partir des signaux d'entrée de données analogiques ayant des débits de données pouvant aller jusqu'à 5 gigabytes par seconde.
Designated States: JP.
European Patent Office (AT, BE, CH, DE, FR, GB, IT, LU, NL, SE).
Publication Language: English (EN)
Filing Language: English (EN)