Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1990001192) DATA FLOW MACHINE FOR DATA DRIVEN COMPUTING
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1990/001192 International Application No.: PCT/US1989/003044
Publication Date: 08.02.1990 International Filing Date: 18.07.1989
IPC:
G06F 9/44 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
44
Arrangements for executing specific programmes
Applicants:
UNITED STATES DEPARTMENT OF ENERGY [US/US]; 1000 Independence Avenue, S.W. Washington, DC 20585, US
Inventors:
DAVIDSON, George, Sidney; US
GRAFE, Victor, Gerald; US
Agent:
CONSTANT, Richard, E. ; United States Department of Energy GC-42 (FORSTL) MS 6F-067 1000 Independence Avenue, S.W. Washington, DC 20585, US
Priority Data:
223,13322.07.1988US
Title (EN) DATA FLOW MACHINE FOR DATA DRIVEN COMPUTING
(FR) MACHINE A FLOTS DE DONNEES POUR CALCUL ARTICULE AUTOUR DE LA BASE DE DONNEES
Abstract:
(EN) A data flow computer and method of computing is disclosed which utilizes a data driven processor node architecture. The apparatus in a preferred embodiment includes a plurality of First-In-First-Out (FIFO) registers, a plurality of related data flow memories, and a processor. The processor makes the necessary calculations and includes a control unit to generate signals to enable the appropriate FIFO register receiving the result. In a particular embodiment, there are three FIFO registers per node: an input FIFO register to receive input information form an outside source and provide it to the data flow memories; an output FIFO register to provide output information from the processor to an outside recipient; and an internal FIFO register to provide information from the processor back to the data flow memories. The data flow memories are comprised of four commonly addressed memories. A parameter memory holds the A and B parameters used in the calculations; an opcode memory holds the instruction; a target memory holds the output adress; and a tag memory contains status bits for each parameter. One status bit indicates whether the corresponding parameter is in the parameter memory and one status but to indicate whether the stored information in the corresponding data parameter is to be reused. The tag memory outputs a ''fire'' signal (signal R VALID) when all of the necessary information has been stored in the data flow memories, and thus when the instruction is ready to be fired to the processor.
(FR) On a mis au point un ordinateur ''flot de données'' ainsi qu'un procédé de calcul utilisant une architecture de n÷uds de processeurs articulée autour de la base de données. L'appareil, dans un mode de réalisation préféré, comprend une pluralité de registres de système premier entré premier sorti (FIFO), une pluralité de mémoires de flots de données apparentées, ainsi qu'un processeur. Le processeur effectue les calculs nécessaires et comprend une unité de commande destinée à créer des signaux afin de valider le registre FIFO approprié recevant le résultat. Dans un mode de réalisation particulier on compte trois registres FIFO par n÷ud, un registre FIFO d'entrée destiné à recevoir des informations d'entrée provenant d'une source extérieure et à les transférer dans les mémoires de flots de données, un registre FIFO de sortie destiné à fournir des informations de sortie provenant du processeur, à un destinataire extérieur, ainsi qu'un registre FIFO interne destiné à renvoyer des informations provenant du processeur, aux mémoires de flots de données. Les mémoires de flots de données se composent de quatre mémoires à adresse commune. Une mémoire de paramètres maintient les paramètres A et B utilisés dans les calculs. Une mémoire de code opération maintient l'instruction. Une mémoire cible maintient l'adresse de sortie, et une mémoire d'étiquettes contient les bits d'état de chaque paramètre. Un bit d'état indique si le paramètre correspondant se trouve dans la mémmoire de paramètres ainsi qu'un état, mais pour indiquer si les informations stockées dans le paramètre de données correspondant vont être réutilisées. La mémoire d'étiquettes sort un signal ''déclenchement'' (signal R VALID) lorsque toutes les informations nécessaires ont été stockées dans les mémoires de flots de données, et donc lorsque l'instruction est prête à être donnée au processeur.
Designated States: JP
Publication Language: English (EN)
Filing Language: English (EN)