Processing

Please wait...

Settings

Settings

Goto Application

1. WO1989009957 - MICROCOMPUTER WITH RESET SIGNAL DISTINGUISHING MEANS

Publication Number WO/1989/009957
Publication Date 19.10.1989
International Application No. PCT/EP1988/000314
International Filing Date 14.04.1988
Chapter 2 Demand Filed 18.01.1989
IPC
G06F 1/24 2006.01
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
1Details not covered by groups G06F3/-G06F13/82
24Resetting means
CPC
G06F 1/24
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
1Details not covered by groups G06F3/00G06F13/00 and G06F21/00
24Resetting means
Applicants
  • ROBERT BOSCH GMBH [DE]/[DE] (AllExceptUS)
  • BONITZ, Jörg [DE]/[DE] (UsOnly)
  • FÖRSTER, Siegmar [DE]/[DE] (UsOnly)
  • ROHDE, Siegfried [DE]/[DE] (UsOnly)
Inventors
  • BONITZ, Jörg
  • FÖRSTER, Siegmar
  • ROHDE, Siegfried
Priority Data
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) MICROCOMPUTER WITH RESET SIGNAL DISTINGUISHING MEANS
(FR) MICRO-ORDINATEUR DOTE D'UN MOYEN DISTINGUANT UN SIGNAL DE REMISE A ZERO
Abstract
(EN)
A microcomputer comprises a processor (10) arranged to operate with a cyclic reset signal and is responsive to a further reset signal on an input (14) to refresh the contents of a RAM (12) associated with the processor. In order to distinguish between a cyclic reset signal and a further reset signal, a signal indicative of a further reset signal is fed to a further input (21) of the processor which then monitors both inputs (14, 21).
(FR)
Un micro-ordinateur comprend un processeur (10) agencé pour fonctionner avec un signal cyclique de remise à zéro, et réagissant à un autre signal de remise à zéro produit dans une entrée (14), afin de régénérer le contenu d'une mémoire à accès aléatoire (12) associée au processeur. Afin de distinguer un signal cyclique de remise à zéro d'un autre signal de remise à zéro, un signal indiquant un autre signal de remise à zéro est envoyé à une autre entrée (21) du processeur qui contrôle ensuite les deux entrées (14, 21).
Also published as
Latest bibliographic data on file with the International Bureau