WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1989009471) MEMORY SELFTEST METHOD AND APPARATUS
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/1989/009471 International Application No.: PCT/US1989/001036
Publication Date: 05.10.1989 International Filing Date: 15.03.1989
IPC:
G11C 29/20 (2006.01) ,G11C 29/36 (2006.01) ,G11C 29/44 (2006.01)
Applicants: DIGITAL EQUIPMENT CORPORATION[US/US]; 111 Powdermill Road Maynard, MA 01754, US
Inventors: PIERCE, Donald, C.; US
UTZIG, Edward, H.; US
CROUSE, Robert, N.; US
HESSION, Noreen; US
SMELSER, Donald, W.; US
COLLINS, Hansel, A.; US
Agent: HILLMAN, Robert, E.; Fish & Richardson One Financial Center Suite 2500 Boston, MA 02111, US
Priority Data:
176,69901.04.1988US
Title (EN) MEMORY SELFTEST METHOD AND APPARATUS
(FR) PROCEDE ET APPAREIL D'AUTOTEST DE MEMOIRE
Abstract:
(EN) A method and apparatus for testing each memory location of a memory device, the method comprising the steps of: generating each of the memory addresses corresponding to each memory location in a pseudo-random order; generating a pseudo-random series of data words; storing one of the data words at each memory location; reading each data word back from memory; regenerating the series of data words; and comparing each read data word to the corresponding regenerated data word. The invention features generating and storing a second series of data words, each data word being the inverse of the data words in the first series. The second series of data words are read from memory and compared to regenerated data. The invention also features a novel linear feedback shift register for generating the pseudo-random memory addresses and can generate the address zero. An accumulating register is utilized to store the approximate location of malfunctioning memory locations.
(FR) Procédé et appareil permettant de tester chaque emplacement mémoire d'un dispositif de mémoire. Le procédé consiste à générer chacune des adresses de mémoire correspondant à chaque emplacement mémoire dans un ordre pseudo-aléatoire, générer une série pseudo-aléatoire de mots de données, stocker l'un des mots de données à chaque emplacement mémoire, lire chaque mot de données de la mémoire, régénérer la série de mots de données, et comparer chaque mot de données lu au mot de données régénéré correspondant. L'invention se caractérise par la génération et le stockage d'une seconde série de mots de données, chacun des mots de données étant l'inverse des mots de données de la première série. La seconde série des mots de données sont lus de la mémoire et comparés aux données régénérées. L'invention se caractérise également par un nouveau registre à décalage linéaire de réinjection pour générer les adresses mémoire pseudo-aléatoires et peut générer l'adresse zéro. Un registre d'accumulation est utilisé pour stocker la position approximative des emplacements mémoire fonctionnant mal.
Designated States: European Patent Office (EPO) (DE, FR, GB, IT, NL)
Publication Language: English (EN)
Filing Language: English (EN)