WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1989009448) PARALLEL SIGNAL PROCESSING SYSTEM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1989/009448    International Application No.:    PCT/JP1989/000351
Publication Date: 05.10.1989 International Filing Date: 01.04.1989
IPC:
G06F 13/40 (2006.01)
Applicants: KOKUSAI DENSHIN DENWA CO., LTD [JP/JP]; 3-2, Nishishinjuku 2-chome, Shinjuku-ku, Tokyo 163 (JP) (For All Designated States Except US).
YAMAGUCHI, Hirohisa [JP/JP]; (JP) (For US Only)
Inventors: YAMAGUCHI, Hirohisa; (JP)
Agent: YAMAMOTO, Keiichi; Tamba Building, 5-12, Nishi-shimbashi 1-chome, Minato-ku, Tokyo 105 (JP)
Priority Data:
63/78120 01.04.1988 JP
Title (EN) PARALLEL SIGNAL PROCESSING SYSTEM
(FR) SYSTEME DE TRAITEMENT DE SIGNAUX EN PARALLELE
Abstract: front page image
(EN)A parallel signal processing system comprises a plurality of processor units (6a - 6n) and host processors (4) connected via their respective transparent memories (10a - 10n) to the respective processor units (6a - 6n) and used to read the parallel processing results achieved by the respective processor units, each of the transparent memories (10a - 10n) comprising a first bus (11a, 11b) for connecting a processor (1a - 1n) constituting the processor unit (6a - 6n) and a memory (2a - 2n), a second bus (12a, 12b) for connecting the adjoining processor units, a first switch (13a, 13b, 14a, 14b) for switching the first bus to the second bus, and a second switch (16) for switching the direction of the second bus, the host processor (4) being used to attain access to each one of the memories (2a - 2n) simultaneously through the switching operation of the first switch and the second switch so as to simultaneously read or write the contents of these memories (2a - 2n).
(FR)Le système de traitement de signaux en parallèle ci-décrit comprend un ensemble de processeurs (6a - 6n) et de processeurs hôtes (4) reliés par l'intermédiaire de leurs mémoires transparentes respectives (10a - 10n) aux processeurs respectifs (6a - 6n) et utilisés pour lire les résultats qu'obtiennent les processeurs respectifs après le traitement parallèle. Chacune des mémoires transparentes (10a - 10n) comprend un premier bus (11a, 11b) servant à relier un processeur (1a - 1n) constituant l'unité de processeur (6a - 6n) et une mémoire (2a - 2n), un deuxième bus (12a, 12b) servant à relier les unités de processeur contiguës, un premier commutateur (13a, 13b, 14a, 14b) qui commute le premier bus sur le deuxième bus, et un deuxième commutateur (16) qui commute la direction du deuxième bus. Le processeur hôte (4) est utilisé pour accéder à chacune des mémoires (2a - 2n) simultanément par la commutation du premier commutateur et du deuxième commutateur, afin de lire ou d'écrire simultanément le contenu de ces mémoires (2a - 2n).
Designated States: US.
European Patent Office (DE, GB).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)