WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1989004518) REGISTER INTERFERENCE PREVENTING METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1989/004518    International Application No.:    PCT/JP1988/001111
Publication Date: 18.05.1989 International Filing Date: 31.10.1988
IPC:
G06F 9/38 (2006.01)
Applicants: MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka-fu 571 (JP) (KR only).
OKAMOTO, Tadashi [JP/JP]; (JP) (For US Only).
TANIKAWA, Yuji [JP/JP]; (JP) (For US Only).
NAKAKURA, Yasuhiro [JP/JP]; (JP) (For US Only).
WAKATANI, Akiyoshi [JP/JP]; (JP) (For US Only)
Inventors: OKAMOTO, Tadashi; (JP).
TANIKAWA, Yuji; (JP).
NAKAKURA, Yasuhiro; (JP).
WAKATANI, Akiyoshi; (JP)
Agent: AWANO, Shigetaka @; Matsushita Electric Industrial Co., Ltd., 1006, Oaza Kadoma, Kadoma-shi, Osaka-fu 571 (JP)
Priority Data:
62/277623 02.11.1987 JP
Title (EN) REGISTER INTERFERENCE PREVENTING METHOD
(FR) PROCEDE EMPECHANT L'INTERFERENCE DANS UN REGISTRE
Abstract: front page image
(EN)A register interference field (41c) is provided in each instruction constituting an execution code (48), and a processor (40) refers to this field during the interpreting of the instruction and judges in the interior of a processor (40) whether a register interference is occurring or not. When a register interference is occurring, a non-operation (NOP) instruction is inserted between two adjacent instructions for execution. This enables the occurrence of register interference to be prevented without adding a meaningless non-operation (NOP) instruction to the inside of the execution code (48).
(FR)Un champ d'interférence de registre (41c) est prévu dans chaque instruction constituant un code d'exécution (48), et un processeur (40) se rapporte à ce champ pendant l'interprétation de l'instruction et détermine à l'intérieur d'un processeur (40) si une interférence de registre est en train de se produire ou non. Lorsqu'une interférence de registre se produit, une instruction de non-opération (NOP) est intercalée entre deux instructions adjacentes à exécuter. Ce procédé permet d'empêcher la survenance d'interférences de registre sans ajouter une instruction vide de sens de non-opération (NOP) à l'intérieur du code d'exécution (48).
Designated States: KR, US.
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)