Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO1989000734) DETECTING MULTIPLE PROCESSOR DEADLOCK
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1989/000734 International Application No.: PCT/US1988/002304
Publication Date: 26.01.1989 International Filing Date: 08.07.1988
IPC:
G06F 9/46 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
46
Multiprogramming arrangements
Applicants:
STELLAR COMPUTER INC. [US/US]; 75 Wells Avenue Newton, MA 02159, US
Inventors:
TEIXEIRA, Thomas, J.; US
SMITH, Maxim, G.; US
Agent:
FEIGENBAUM, David, L.; Fish & Richardson One Financial Center, Suite 2500 Boston, MA 02111-2658, US
Priority Data:
076,11621.07.1987US
Title (EN) DETECTING MULTIPLE PROCESSOR DEADLOCK
(FR) DETECTION DE BLOCAGES ENTRE DE MULTIPLES PROCESSEURS
Abstract:
(EN) The simultaneous work of multiple processors (12) at different places in a machine instruction sequence (14) (of a kind which includes points at each of which processing may need to wait for occurrence of a predetermined event) is controlled by marking each point by a conditional branch which, when the predetermined event has not yet occurred, causes the processor (12) executing the branch to enter and repeat a loop including the conditional branch; and causes the processing to continue outside the loop only when the event has occurred; a processor (12) is determined to be waiting when it is executing such a conditional branch. In other aspects, there are a plurality of different types of events that may be operated on by the conditional instruction; and an idle (unassigned) waiting condition of a processor (12) is detected separately from a non-idle waiting condition.
(FR) Le travail simultané de multiples processeurs (12) à différents endroits dans une séquence d'instruction machine (14) ( du genre comprenant des points auxquels le traitement peut avoir besoin d'attendre pour qu'un évènement prédéterminé se produise) est commandé en marquant chaque point par un branchement conditionel qui, lorsque l'événement prédéterminé ne s'est pas encore produit, agit sur le processeur (12) exécutant le branchement pour qu'il entre et répète une boucle comprenant le branchement conditionnel, et également pour que le traitement se poursuive à l'extérieur de la boucle uniquement lorsque l'évènement s'est produit. On détermine qu'un processeur (12) est en attente lorsqu'il est en train d'exécuter un tel branchement conditionnel. Dans d'autres aspects, il existe plusieurs types différents d'évènements qui peuvent être traités par l'instruction conditionnelle. Un état d'inactivité, en attente (non affectation) d'un processeur (12) est détecté séparément par rapport à un état en attente d'activité.
Designated States: AU, BB, BG, BR, DK, FI, HU, JP, KP, KR, LK, MC, MG, MW, NO, RO, SD, SU
European Patent Office (AT, BE, CH, DE, FR, GB, IT, LU, NL, SE)
African Intellectual Property Organization (BJ, CF, CG, CM, GA, ML, MR, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
AU1988021308