Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1989000311) AUTOMATIC CLOCK DE-SKEWING ON A CIRCUIT BOARD
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1989/000311 International Application No.: PCT/US1988/002060
Publication Date: 12.01.1989 International Filing Date: 20.06.1988
IPC:
G06F 1/10 (2006.01) ,H05K 1/02 (2006.01) ,H05K 3/42 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
1
Details not covered by groups G06F3/-G06F13/82
04
Generating or distributing clock signals or signals derived directly therefrom
10
Distribution of clock signals
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
1
Printed circuits
02
Details
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3
Apparatus or processes for manufacturing printed circuits
40
Forming printed elements for providing electric connections to or between printed circuits
42
Plated through-holes
Applicants:
UNISYS CORPORATION [US/US]; Township Line and Union Meeting Roads P.O. Box 500 Blue Bell, PA 19424, US
Inventors:
FLORA, Laurence, Paul; US
McCULLOUGH, Michael, Anthony; US
Agent:
STARR, Mark, T.; Unisys Corporation Township Line and Union Meeting Roads P.O. Box 500 Blue Bell, PA 19424, US
Priority Data:
068,28430.06.1987US
068,28530.06.1987US
Title (EN) AUTOMATIC CLOCK DE-SKEWING ON A CIRCUIT BOARD
(FR) CORRECTION AUTOMATIQUE DE DESALIGNEMENT D'HORLOGE SUR UNE CARTE DE CIRCUITS
Abstract:
(EN) = Apparatus and method for providing automatic clock de-skewing for a plurality of circuit boards of a data processing system. In a preferred embodiment, each circuit board is of multi-layer construction and contains a clock distribution chip which includes on-chip automatic clock de-skewing circuitry for providing de-skewed clocks to other chips on the circuit board. In a preferred implementation of the clock de-skewing circuitry, feedback circuitry including a multi-tapped delay line and an accurate reference delay are employed in conjunction with a phase comparator for automatically providing de-skewed clocks at the clock ouputs of the clock distribution chip. The accurate reference delay is advantageously provided by a strip transmission line formed in a conductive layer of the multi-layer board containing the chips. In a preferred implementation of the method, a clock distribution chip includes on-chip automatic clock de-skewing circuitry requiring an accurate reference delay which is advantageously provided by a strip transmission line formed on one of the conductive planes of the multi-layer circuit board containing the chips.
(FR) Appareil et procédé assurant une correction automatique de désalignement d'horloge à une pluralité de cartes de circuits d'un système informatique. Dans un mode de réalisation préféré, chaque carte de circuits a une construction multi-couche et contient une puce de répartition d'impulsion d'horloge, comportant des circuits de correction automatique de désalignement d'horloge sur puce, destinés à fournir des impulsions d'horloge exemptes de désalignement à d'autres puces se trouvant dans la carte de circuits. Dans un mode préféré de réalisation des circuits de correction d'horloge, on utilise des circuits de rétroaction comprenant une ligne de temporisation à prises multiples et une temporisation de référence précise, conjointement avec un comparateur de phases fournissant automatiquement des impulsions d'horloge exemptes de désalignement aux sorties des horloges de la puce de répartition d'impulsions d'horloge. Une ligne de transmission sous forme de bande réalisée dans une couche conductrice de la carte de circuits multi-couches contenant les puces assure avantageusement la temporisation de référence précise. Dans un mode préféré de réalisation du procédé, une puce de répartition d'impulsions d'horloge comprend des circuits sur puce, de correction automatique de désalignement d'horloge nécessitant une temporisation de référence précise, avantageusement constituée par une ligne de transmission sous forme de bande, réalisée sur un des plans conducteurs de la carte de circuits multi-couches contenant les puces.
Designated States: JP, KR
European Patent Office (AT, BE, CH, DE, FR, GB, IT, LU, NL, SE)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
EP0321552KR1019890702107