WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1987006085) DEJITTERIZER METHOD AND APPARATUS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1987/006085    International Application No.:    PCT/US1987/000609
Publication Date: 08.10.1987 International Filing Date: 24.03.1987
IPC:
G06F 5/06 (2006.01), H04J 3/06 (2006.01)
Applicants: (STATE OF THE ART SYSTEMS) SOTAS, INC. [US/US]; 5000 Sunnyside Avenue, Suite 100, Beltsville, MD 20705 (US)
Inventors: MANNAS, Earl, Leo; (US).
JOHNSON, Thomas, Hartley, Jr.; (US)
Agent: AITKEN, Richard, L. @; Lane & Aitken, 2600 Virginia Avenue, N.W., Washington, DC 20037 (US)
Priority Data:
843,668 25.03.1986 US
Title (EN) DEJITTERIZER METHOD AND APPARATUS
(FR) PROCEDE ET APPAREIL POUR ELIMINER L'INSTABILITE DES SIGNAUX
Abstract: front page image
(EN)Dejitterizer apparatus for correction of jitter in a digital transmission of voice and data signals found for example in repeater or regenerator transmitted digital signals uses a counter (32) to track the number of data bits stored in a 64-bit FIFO buffer (14). The counter is incremented on a falling edge of pulses of a timing pulse signal, nominally 6.176 Mhz, that coincides with a pulse of a jittered, nominally 1.544 Mhz, clock pulse signal derived from a jittered T1 signal applied to the input of the apparatus. The counter is decremented on the rising edge of pulses of a local clock pulse signal which is derived from the timing pulse signal. The bits are stored in the buffer in response to pulses of the jittered clock pulse signal. Jitter free data is output from the buffer in response to the local clock pulse signal when the counter indicates that the buffer is half full. The frequency of the local clock pulse signal is a function of the average frequency of the jittered clock pulse signal over more than sixteen jittered clock periods.
(FR)Un appareil permettant de corriger l'instabilité dans une transmission numérique de signaux vocaux ou de données, instabilité observée par exemple dans des signaux numériques transmis par répéteur ou amplificateur à réinjection, utilise un compteur (32) pour suivre le nombre de bits utiles mémorisés dans une mémoire tampon (14) FIFO de 64 bits. Le compteur est incrémenté sur un bord tombant d'impulsions d'un signal d'impulsion de synchronisation, nominalement 6,176 Mhz, qui coïncide avec une impulsion d'un signal d'impulsion d'horloge instable, nominalement 1,544 Mhz, dérivé d'un signal T1 instable appliqué à l'entrée de l'appareil. Le compteur est incrémenté sur le bord montant d'impulsion d'un signal d'impulsions d'horloge local qui est dérivé du signal d'impulsion de synchronisation. Les bits sont stockés dans la mémoire tampon en réponse aux impulsions du signal d'impulsion d'horloge instable. Des informations dépourvues d'instabilité sont émises depuis la mémoire tampon en réponse au signal d'impulsion d'horloge local lorsque le compteur indique que la mémoire tampon est à moitié pleine. La fréquence du signal d'impulsion d'horloge local est fonction de la fréquence moyenne du signal d'impulsion d'horloge instable sur plus de 16 périodes d'horloge instables.
Designated States: AU, BR, DK, FI, JP, KR, NO.
European Patent Office (AT, BE, CH, DE, FR, GB, IT, LU, NL, SE).
Publication Language: English (EN)
Filing Language: English (EN)