WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1987006037) MULTIPLE-REDUNDANT FAULT DETECTION SYSTEM AND RELATED METHOD FOR ITS USE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1987/006037    International Application No.:    PCT/US1987/000774
Publication Date: 08.10.1987 International Filing Date: 03.04.1987
IPC:
G06F 11/18 (2006.01), G06F 11/267 (2006.01)
Applicants: TRIPLEX [US/US]; 20316 Gramercy Place, Torrance, CA 90501 (US)
Inventors: SMITH, Steven, E.; (US).
MURPHY, Kenneth, J.; (US)
Agent: HEAL, Noel, F.; 21535 Hawthorne Boulevard, Suite 223, Torrance, CA 90503 (US)
Priority Data:
847,956 03.04.1986 US
Title (EN) MULTIPLE-REDUNDANT FAULT DETECTION SYSTEM AND RELATED METHOD FOR ITS USE
(FR) SYSTEME DE DETECTION D'ERREURS A REDONDANCE MULTIPLE ET PROCEDE D'UTILISATION RELATIF
Abstract: front page image
(EN)A multiple-redundant computer system having multiple computational devices (40a, 40b, 40c) operating in synchronism, multiple voter circuits (30a, 30b, 30c) to provide voted memory reading operations for the devices, and multiple fault detection logic (44a, 44b, 44c) for the detection of failures of the computational devices. Fault status words generated by the fault detection logic are also subject to a voted read by the multiple computational devices, thereby permitting detection of errors in the fault detection logic itself, as well as in the computational devices. The module structure of the invention also permits removal and replacement of circuit modules, each including a computational device and fault detection logic, without disconnecting power from the entire system.
(FR)Système d'ordinateur à redondance multiple possédant une pluralité de dispositifs de calcul (40a, 40b, 40c) fonctionnant en synchronisme, une pluralité de circuits de vote (30a, 30b, 30c) permettant aux dispositifs de calcul d'effectuer des opérations de lecture de mémoire en fonction du vote, ainsi qu'une pluralité de circuits logiques de détection d'erreurs (44a, 44b, 44c) servant à détecter des pannes éventuelles dans les dispositifs de calcul. Les mots d'état d'erreur produits par les circuits logiques de détection d'erreur sont également soumis à une lecture effectuée par les dispositifs multiples de calcul en fonction du vote, ce qui permet de détecter les erreurs survenant dans ces mêmes circuits logiques de détection d'erreur, ainsi que dans les circuits de calcul. La structure modulaire de la présente invention permet également le démontage et le remplacement des modules de circuit, comprenant chacun un dispositif de calcul et un circuit logique de détection d'erreur, sans couper l'alimentation de la totalité du système.
Designated States: AU, BR, DK, JP, KR, SU.
European Patent Office (BE, CH, DE, FR, GB, IT, LU, NL, SE)
African Intellectual Property Organization (BJ, CF, CG, CM, GA, ML, MR, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)