Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1987003395) COMPUTER STACK ARRANGEMENT
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1987/003395 International Application No.: PCT/GB1986/000719
Publication Date: 04.06.1987 International Filing Date: 25.11.1986
IPC:
G06F 12/08 (2006.01) ,G06F 9/42 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
12
Accessing, addressing or allocating within memory systems or architectures
02
Addressing or allocation; Relocation
08
in hierarchically structured memory systems, e.g. virtual memory systems
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
40
Arrangements for executing subprogrammes, i.e. combinations of several instructions
42
Formation of subprogramme-jump address or of return address
Applicants:
LINN PRODUCTS LIMITED [GB/GB]; 257 Drakemire Drive Glasgow G45 9SN, GB (AllExceptUS)
HARLAND, David, Michael [GB/GB]; GB (UsOnly)
Inventors:
HARLAND, David, Michael; GB
Agent:
FITZPATRICKS; 4 West Regent Street Glasgow G2 1RS, GB
Priority Data:
852898425.11.1985GB
Title (EN) COMPUTER STACK ARRANGEMENT
(FR) SYSTEME D'EMPILAGE POUR ORDINATEURS
Abstract:
(EN) A computer has a CPU (10) comprising central ALU (12) operating in conjunction with stack means (16), decode logic (20) and microcode control store (18). The stack means (16) is adapted to hold a mixture of microcode and higher level languages, each with separate stack pointer in a corresponding number of registers (32), to enable nested and recursive routines to be implemented directly. The ALU (12) is connected to backing store (26) and core store (14) only via an autonomous pager/indexer (28) in an arrangement which makes page faults invisible to the ALU. The backing store (26) and core store (14) form a one-level, heap-based structure in which data is held in a common format. A novel form of garbage collection from core store is also described.
(FR) Un ordinateur comprend une unité centrale de traitement (CPU) (10) constituée d'une unité arithmétique et logique (ALU) (12) fonctionnant en conjonction avec un organe d'empilage (16), d'une unité logique de décodage (20) et d'une mémoire de commande de microcodes (18). L'organe d'empilage (16) est conçu pour contenir un mélange de langages de niveaux de microcodes et de niveaux supérieurs, ayant chacun des indicateurs de piles séparés dans un nombre correspondant de registres (32), afin de permettre l'application directe de programmes emboîtés et récurrents. L'unité arithmétique et logique (12) est connectée à une mémoire de réserve (26) et à une mémoire à tores (14) uniquement par l'intermédiaire d'un dispositif de pagination/ d'indexation autonome (28) dans un agencement qui rend les erreurs de page invisibles à l'unité arithmétique et logique. La mémoire de réserve (26) et la mémoire à tores forment une structure en tas à un niveau, dans laquelle les données sont contenues dans un format commun. Une nouvelle forme de récupération des positions inutilisées à partir de la mémoire à tores est également décrite.
Designated States: JP, US
European Patent Office (AT, BE, CH, DE, FR, GB, IT, LU, NL, SE)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
EP0281561