Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1987003394) A DATA PROCESSOR CONTROL UNIT HAVING AN INTERRUPT SERVICE USING INSTRUCTION PREFETCH REDIRECTION
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1987/003394 International Application No.: PCT/US1986/002466
Publication Date: 04.06.1987 International Filing Date: 10.11.1986
IPC:
G06F 9/38 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
30
Arrangements for executing machine- instructions, e.g. instruction decode
38
Concurrent instruction execution, e.g. pipeline, look ahead
Applicants:
MOTOROLA, INC. [US/US]; 1303 East Algonquin Road Schaumburg, IL 60196, US
Inventors:
KLOKER, Kevin, L.; US
Agent:
SOUTHARD, Donald, B. @; Motorola, Inc., Patent Department 1303 East Algonquin Road Schaumburg, IL 60196, US
Priority Data:
802,49127.11.1985US
Title (EN) A DATA PROCESSOR CONTROL UNIT HAVING AN INTERRUPT SERVICE USING INSTRUCTION PREFETCH REDIRECTION
(FR) UNITE DE COMMANDE D'UN PROCESSEUR DE DONNEES AYANT UN SERVICE D'INTERRUPTION UTILISANT UNE REORIENTATION DE PRELECTURE D'INSTRUCTIONS
Abstract:
(EN) A data processor control (10) unit which provides instructions for execution by a data processor and minimizes instruction cycles lost as overhead. A pipelined instruction stream (16) is used in which instruction addresses are selectively coupled from a program counter (14) and a prefetch counter (30) to a program memory (15) which provides actual instructions. The instructions are stored in a prefetch register (18), decoded and then loaded into an instruction register (24) coupled to the data processor. When an interrupt service request is made by a device peripheral to the processor, the prefetch instruction address flow is immediately redirected and a predetermined number of interrupt instruction words are prefetched by an interrupt address generator (36) before completion of execution of normal program instructions has occured. Therefore, interrupt instructions are fetched and jammed into a pipelined instructions stream (16) regardless of instruction cycle boundaries. Similarly, prefetch instruction address flow is redirected back to normal instruction words before completion of the decodiing and execution of interrupt service instructions so that substantially no instruction execution cycles of the data processor are lost as overhead.
(FR) Une unité de commande d'un processeur de données (10) fournit des instructions executées par un processeur de données et réduit au minimum les cycles d'instruction perdus sous forme de temps système. Un train d'instructions en pipeline (16) est utilisé, dans lequel des adresses d'instruction sont couplées sélectivement d'un compteur de programme (14) et d'un compteur de prélecture (30) à une mémoire de programme (15) qui fournit des instructions effectives. Les instructions sont stockées dans un registre de prélecture (18), décodées puis chargées dans un registre d'instruction (24) couplé au processeur de données. Lorsqu'une demande de service d'interruption est effectuée par un dispositif périphérique au processeur, le flot d'adresses d'instruction de prélecture est immédiatement réorienté et un nombre prédéterminé de mots d'instructions d'interruption sont prélus par un générateur d'adresse d'interruption (36) avant l'achèvement de l'exécution des instructions de programme normal. En conséquence, les instructions d'interruption sont prélues et sont bourrées dans un train d'instruction pipeline (16) indépendamment des frontières des cycles d'instruction. De même, un flux d'adresses d'instruction de prélecture est réorienté vers des mots d'instruction normaux avant de compléter le décodage et l'exécution d'instructions de service d'interruption, de sorte que pratiquement aucun cycle d'exécution d'instruction du processeur de données n'est perdu sous forme de temps système.
Designated States: AU, DK, FI, JP, KR
European Patent Office (DE, FR, GB, IT, NL, SE)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
FI873030EP0247175JPS62501469JPS63501454KR1019887000969AU1987067796