A packet switching system having separate arbitration (110b) and data buses (109a) together with circuitry for dividing the buses into a plurality of time segments termed phases. The plurality of phases permit a like plurality of separate arbitration operations and a like plurality of separate data exchanges to be effected concurrently on the arbitration bus and data bus, respectively. The use of n phases increases the data transmission capability of the system by a factor of n over prior art arrangements using only a single phase.

Un système de commutation de paquets doté de bus d'arbitrage (110b) et de bus de données (109a) séparés, ainsi que de circuits pour diviser les bus en une pluralité de segments temporels appelés 'phases'. La pluralité des phases permet de réaliser simultanément sur le bus d'arbitrage et le bus de données respectivement une pluralité semblable d'opérations d'arbitrage séparées ainsi qu'une pluralité semblable d'échanges de données separés. L'utilisation de n phases augmente d'un facteur n la capacité de transmission des données du système par rapport à celle des conceptions connues basées sur l'emploi d'une seule phase.