WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1985005733) HIGH DENSITY IC MODULE ASSEMBLY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1985/005733    International Application No.:    PCT/US1985/000669
Publication Date: 19.12.1985 International Filing Date: 15.04.1985
IPC:
H01L 23/053 (2006.01), H01L 23/14 (2006.01), H01L 23/538 (2006.01)
Applicants: MOTOROLA, INC. [US/US]; 1303 E. Algonquin Road, Schaumburg, IL 60196 (US)
Inventors: DRYE, James, E.; (US).
SCHROEDER, Jack, A.; (US).
WINCHELL, Vern, H., II; (US)
Agent: GILLMAN, James, W. @; Motorola, Inc., Patent Department - Suite 300K, 4250 E. Camelback Road, Phoenix, AZ 85018 (US)
Priority Data:
615,499 30.05.1984 US
Title (EN) HIGH DENSITY IC MODULE ASSEMBLY
(FR) ASSEMBLAGE DE MODULES A CIRCUIT INTEGRE DE DENSITE ELEVEE
Abstract: front page image
(EN)An electronic module (50) having a high density of silicon IC chips (42) is provided by mounting the chips (42) in tapered through-holes in a silicon substrate (41), filling the edge gaps (43g) between the chips and the substrate with a glass (43f) so that the chips (42), the filler glass (43f), and the substrate (41) have a smooth upper surface (41u) adapted to receive monolithic interconnections (46) formed by planar metallization methods. The resulting assembly (40) is enclosed in a housing (50) also formed substantially from silicon, which contains electrically isolated pins (54) for contacting the input-output electrodes of the assembly (40). Preferential etching is used to form the through-holes in the substrate (41) as well as various alignment means on the substrate (41) and other parts of the housing (50) so that they are self-aligning during assembly. Improved performance, reliability, and low cost is obtained.
(FR)Un module électronique (50) ayant une densité élevée de puces IC (circuits intégrés) au silicium (42) est obtenu en montant les puces (42) dans des trous traversants coniques dans un substrat de silicium (41), en remplissant les espaces en bordure (43g) entre les puces et le substrat avec du verre (43f) de sorte que les puces (42), le verre de remplissage (43f) et le substrat (41) possèdent une surface supérieure lisse (41u) adaptée pour recevoir des interconnexions monolithiques (46) formées par des procédés de métallisation plane. L'assemblage obtenu (40) est enfermé dans une enceinte (50) formée également sensiblement à partir de silicium, laquelle contient des broches électriquement isolées (54) pour le contact d'électrodes d'entrée/sortie de l'assemblage (40). Un procédé préférentiel d'attaque est utilisé pour former les trous traversants dans le substrat (41) ainsi que divers moyens d'alignement sur le substrat (41) et autres parties de l'enceinte (50) pour obtenir un auto-alignement pendant l'assemblage. On obtient ainsi des performances améliorées, une plus grande fiabilité et une réduction des coûts.
Designated States: JP, KR.
European Patent Office (DE, FR, GB, NL).
Publication Language: English (EN)
Filing Language: English (EN)