Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1985004501) METHOD OF SELECTING ADDRESS IN INPUT/OUTPUT BOARD
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1985/004501 International Application No.: PCT/JP1985/000133
Publication Date: 10.10.1985 International Filing Date: 15.03.1985
IPC:
G06F 12/06 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
12
Accessing, addressing or allocating within memory systems or architectures
02
Addressing or allocation; Relocation
06
Addressing a physical block of locations, e.g. base addressing, module addressing, address space extension, memory dedication
Applicants:
FANUC LTD [JP/JP]; 3580, Shibokusa Aza-Komanba Oshino-mura, Minamitsuru-gun Yamanashi 401-05, JP (AllExceptUS)
INOUE, Michiya [JP/JP]; JP (UsOnly)
Inventors:
INOUE, Michiya; JP
Agent:
TAMAMUSHI, Kyugoro; 5-2, Minaminagasaki 2-chome Toshima-ku Tokyo 171, JP
Priority Data:
59/6021528.03.1984JP
Title (EN) METHOD OF SELECTING ADDRESS IN INPUT/OUTPUT BOARD
(FR) PROCEDE DE SELECTION D'ADRESSES DANS UNE CARTE D'ENTREE/SORTIE
Abstract:
(EN) A method of selecting a desired address in a plurality of input/output boards (10 to 12) connected to common buses (6) in an input/output interface unit (1) which is connected to a main control unit (6) through a serial data transmission system. A programmable address converter circuit (5) is provided which generates slot selection signals (s1 to s16) and an in-board address (BA) from an address for accessing the input/output boards which is output from a control circuit (2) in the input/output interface unit (1). One of the input/output boards (10 to 12) is selected by the slot selection signals (s1 to s16), and one of the addresses in the selected input/output board is selected by the in-board address (BA).
(FR) Procédé de sélection d'une adresse désirée dans une pluralité de cartes d'entrée/sortie (10 à 12) connectées à des bus communs (6) dans une unité d'interface d'entrée/sortie (1) reliée à une unité de commande principale (6) par l'intermédiaire d'un système de transmission de données en série. Un circuit convertisseur d'adresses programmable (5) produit des signaux de sélection de logement (s1 à s16) et une adresse interne (BA) à partir d'une adresse permettant d'avoir accès aux cartes d'entrée/sortie et qui est produite par un circuit de commande (2) dans l'unité d'interface d'entrée/sortie (1). L'une des cartes d'entrée/sortie (10 à 12) est sélectionnée par les signaux de sélection de logement (s1 à s16) et l'une des adresses dans la carte d'entrée/sortie sélectionnée est sélectionnée par l'adresse interne (BA).
Designated States: US
European Patent Office (DE, FR, GB)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)
Also published as:
EP0177616US4755934