WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1985003817) HIGH SPEED CMOS CIRCUITS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1985/003817    International Application No.:    PCT/US1985/000184
Publication Date: 29.08.1985 International Filing Date: 01.02.1985
IPC:
H01L 27/02 (2006.01), H03K 5/151 (2006.01)
Applicants: AMERICAN TELEPHONE & TELEGRAPH COMPANY [US/US]; 550 Madison Avenue, New York, NY 10022 (US)
Inventors: SHOJI, Masakazu; (US)
Agent: HIRSCH, A., E., Jr. @; Post Office Box 901, Princeton, NJ 08540 (US)
Priority Data:
580,232 15.02.1984 US
Title (EN) HIGH SPEED CMOS CIRCUITS
(FR) CIRCUITS MOS COMPLEMENTAIRES A GRANDE VITESSE
Abstract: front page image
(EN)Integrated circuit chips with two or more multielement logic paths (A, B) can be made to exhibit virtually skew-free operation by setting the sum of the pull-up delays in one path equal to the sum of the pull-up delays in the other and by setting the sum of the pull-down delays in one path equal to the sum in the other. As a result, analog clock systems become feasible, process dependent race conditions are avoided, countdown circuits have reduced sensitivity to parameter fluctuation, and skewless inversions of clock signals are feasible.
(FR)Il est possible d'amener des puces à circuits intégrés avec deux ou plusieurs chemins logiques multiéléments (A, B) à fonctionner virtuellement sans désalignement en réglant la somme des retards de décalage vers l'avant dans un chemin de manière à ce qu'elle soit égale à la somme des retards de décalage vers l'avant dans l'autre chemin et en réglant la somme des retards d'appel sur l'écran dans un chemin de manière à ce qu'elle soit égale à cette même somme dans l'autre chemin. Par conséquent, des systèmes d'horloge analogiques deviennent réalisables, des conditions de flux dépendant du procédé sont évitées, des circuits de comptage d'exponentiels présentent une réduction de la sensibilité à la fluctuation des paramètres et des inversions de signaux d'horloge exemptes de désalignement sont réalisables.
Designated States: JP.
European Patent Office (AT, BE, CH, DE, FR, GB, LU, NL, SE).
Publication Language: English (EN)
Filing Language: English (EN)