WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1985002957) COMPLEMENTARY FIELD EFFECT TRANSISTOR "EXCLUSIVE OR" (OR "NOR") LOGIC GATES
Latest bibliographic data on file with the International Bureau   

Considered void 1985-07-03 00:00:00.0


Pub. No.:    WO/1985/002957    International Application No.:    PCT/US1984/002077
Publication Date: 04.07.1985 International Filing Date: 18.12.1984
IPC:
H03K 19/0948 (2006.01), H03K 19/21 (2006.01)
Applicants: AMERICAN TELEPHONE & TELEGRAPH COMPANY [US/US]; 550 Madison Avenue, New York, NY 10022 (US)
Inventors: LEE, Charles, Meng-Yuan; (US)
Agent: HIRSCH, A., E., Jr. @; Post Office Box 901, Princeton, NJ 08540 (US)
Priority Data:
564,930 23.12.1983 US
Title (EN) COMPLEMENTARY FIELD EFFECT TRANSISTOR "EXCLUSIVE OR" (OR "NOR") LOGIC GATES
(FR) PORTE LOGIQUE "OU EXCLUSIF" (OU "NON-OU") DE TRANSISTORS A EFFET DE CHAMP COMPLEMENTAIRE
Abstract: front page image
(EN)A complementary MOS static EXCLUSIVE OR gate is formed by a PMOS logic network having a pair of cross-coupled PMOS transistors (M5, M6) and an NMOS logic network having two parallel branches, each of the branches containing a separate pair (M1, M2 and M3, M4) of NMOS transistors connected in series. The arrangement prevents coupling or "conflict" of the signal (A) on one of the gate input terminals (25.5) to the signal (B) on the other of the input terminals (26.5) as is possible in prior art similar logic gate arrangements.
(FR)Une porte OU EXCLUSIF statique MOS complémentaire est formée par u réseau logique PMOS ayant une paire de transistors PMOS interconnectés (M5, M6) et un réseau logique NMOS ayant deux branches parallèles, chacune des branches contenant une paire séparée (M1, M2 et M3, M4) de transistors NMOS connectés en série. L'agencement empêche le couplage ou "conflit" du signal (A) sur l'une des bornes d'entrée de la porte (25.5) sur le signal (B) de l'autre des bornes d'entrée (26.5), comme cela peut se produire dans des agencements de porte logique similaire de l'art antérieur.
Designated States: JP, KR.
European Patent Office (AT, BE, CH, DE, FR, GB, LU, NL, SE).
Publication Language: English (EN)
Filing Language: English (EN)