WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1985001855) PLURAL COMMUNICATION CHANNEL PROTOCOL SUPPORT SYSTEMS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1985/001855    International Application No.:    PCT/US1984/001524
Publication Date: 25.04.1985 International Filing Date: 24.09.1984
IPC:
H04Q 11/04 (2006.01)
Applicants: AMERICAN TELEPHONE & TELEGRAPH COMPANY [US/US]; 550 Madison Avenue, New York, NY 10022 (US)
Inventors: PECK, Stephen, Richard; (US).
SHARP, John, Burton; (US)
Agent: HIRSCH, A., E., Jr. @; Post Office Box 901, Princeton, NJ 08540 (US)
Priority Data:
539,813 07.10.1983 US
Title (EN) PLURAL COMMUNICATION CHANNEL PROTOCOL SUPPORT SYSTEMS
(FR) SYSTEMES DE SUPPORT DE PROTOCOLES POUR UNE PLURALITE DE CANAUX DE COMMUNICATION
Abstract: front page image
(EN)Protocol support and message buffering circuitry used to transmit call status, control and terminal management information bidirectionally over associated conductor (105) pairs as signalling messages between a system processor (113) and a telephone (102) and/or terminal (103) served by the system and connected to each conductor pair (105). This information is transmitted serially in a modified HDLC format (Fig. 3) as a one bit signalling field of a multiplexed data frame. At each transmitting end, the message information is converted from a parrallel to a serial format, transmitted serially as the signalling bit of successive frames, and reconverted to parallel at the receiving end. Ports (110) termine the system end of the conductor pairs and are mounted four to the board. Each board contains circuitry, such as registers and the like, common to the signalling message protocol support and message buffering circuitry to all four ports. The processor (112) scans, reads and writes these common registers via the I/O bus (107) to determine the status of each port and to exchange messages with the remote telephones and terminals served by the ports. Multiplexing is used on the signalling message so that the system processor (112) can direct a message individually to each of the plurality of station devices (102, 103) connected to the station end of each line (105). Protocol support is carried through to the processor (112) to support the error detecting capabilities of the protocol (Fig. 1).
(FR)Circuits de support de protocoles et de tampon de messages, utilisés pour transmettre des informations sur les états d'appel, la commande et la gestion du terminal, de manière bidirectionnelle au travers de paires de conducteurs (105) associés, sous la forme de messages de signalisation entre un processeur du système (113) et un téléphone (102) et/ou un terminal (103) desservis par le système et reliés à chaque paire de conducteurs (105). Cette information est transmise en série dans un format HDLC modifié (fig. 3) sous la forme d'un champ de signalisation à un bit d'un bloc de données multiplexées. A chaque extrémité de transmission, les informations de message sont converties d'un format parallèle en un format série, transmises en série sous la forme de bits de signalisation de blocs successifs, et reconverties en un format parallèle à l'extrémité de réception. Des ports (110) terminent l'extrémité côté système des paires de conducteurs et sont montés par quatre sur la carte. Chaque carte contient des circuits, tels que des registres et analogues, communs aux circuits de tampon de messages et de support de protocoles de messages de signalisation de tous les quatre ports. Le processeur (112) balaie, lit et écrit ces registres communs via le bus d'entrée/sortie (107) pour déterminer l'état de chaque port et pour échanger des messages avec les téléphones et les terminaux éloignés desservis par les ports. Le message de signalisation est multiplexé, de sorte que le processeur du système (112) peut adresser un message individuellement à chacun des dispositifs de la pluralité de postes (102, 103) reliés à l'extrémité côté poste de chaque ligne (105). Le support de protocoles est exécuté par le processeur (112) pour supporter la possibilité de détection d'erreurs du protocole.
Designated States: JP, KR.
European Patent Office (AT, BE, CH, DE, FR, GB, LU, NL, SE).
Publication Language: English (EN)
Filing Language: English (EN)