Processing

Please wait...

Settings

Settings

Goto Application

1. WO1985000256 - SQUELCH CIRCUIT

Publication Number WO/1985/000256
Publication Date 17.01.1985
International Application No. PCT/AU1984/000112
International Filing Date 21.06.1984
IPC
H03G 3/34 2006.01
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
GCONTROL OF AMPLIFICATION
3Gain control in amplifiers or frequency changers
20Automatic control
30in amplifiers having semiconductor devices
34Muting amplifier when no signal is present
CPC
H03G 3/34
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
GCONTROL OF AMPLIFICATION
3Gain control in amplifiers or frequency changers ; without distortion of the input signal
20Automatic control
30in amplifiers having semiconductor devices
34Muting amplifier when no signal is present ; or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
Applicants
  • THE COMMONWEALTH OF AUSTRALIA [AU]/[AU] (AllExceptUS)
  • NOTT, Henry, Alan [AU]/[AU] (UsOnly)
Inventors
  • NOTT, Henry, Alan
Agents
  • EDWD. WATERS & SONS
Priority Data
PG 0003/8327.06.1983AU
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) SQUELCH CIRCUIT
(FR) CIRCUIT DE REGLAGE SILENCIEUX
Abstract
(EN)
A squelch circuit in which a phase locked loop (PLL) (5) having a voltage controlled oscillator (VCO) (7) and a phase comparator (10) is used to detect the number of zero crossings, these being low for a speech signal and high for noise. The error voltage produced in the phase locked loop (5) is fed through a network (12) which ensures that the matching of the input signal to the oscillator is faster when the input frequency drops than when the input frequency rises. The input signal is clipped to enhance the frequency spectra of speech by using a limiting amplifier. The muting gate (2) output is derived from the VCO (7) control voltage of the PLL (5) to mute the output of the receiver when the VCO (7) output frequency is higher than a pre-set frequency for more than a pre-set time.
(FR)
Circuit de réglage silencieux dans lequel une boucle d'asservissement de phase (PLL) (5) possédant un oscillateur commandé en tension (VCO) (7) et un comparateur de phase (10) est utilisée pour détecter le nombre de passages par zéro, le nombre étant petit pour un signal vocal et élevé pour le bruit. La tension d'erreur produite dans la boucle de verrouillage de phase (5) est envoyée à un réseau (12) assurant que l'adaptation du signal d'entrée à l'oscillateur est plus rapide lorsque la fréquence d'entrée baisse que lorsque la fréquence d'entrée augmente. Le signal d'entrée est écrêté pour améliorer le spectre de fréquence des signaux vocaux en utilisant un amplificateur limiteur. Le signal de sortie de la porte de réglage silencieux (2) est dérivé de la tension de commande du VCO (7) du PLL (5) pour bloquer en réponse le signal de sortie du récepteur lorsque la fréquence de sortie du VCO (7) dépasse une fréquence prédéterminée plus longtemps qu'un temps prédéterminé.
Also published as
NO19850697
Other related publications
Latest bibliographic data on file with the International Bureau