WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1984002209) METHOD AND APPARATUS FOR CORRECTING ERRORS IN DATA WORDS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1984/002209    International Application No.:    PCT/US1983/001781
Publication Date: 07.06.1984 International Filing Date: 14.11.1983
IPC:
G06F 11/10 (2006.01)
Applicants:
Inventors:
Priority Data:
  30.12.1899 null
Title (EN) METHOD AND APPARATUS FOR CORRECTING ERRORS IN DATA WORDS
(FR) PROCEDE ET DISPOSITIF DE CORRECTION D'ERREURS DANS DES MOTS DE DONNEES
Abstract: front page image
(EN)A data word being stored in a dynamic RAM (64) is applied also to a shift register (193) arranged to divide the data word by a polynominal, the remainder after the division operation forming an error correction code word which is stored in a static RAM (86) at the same address as the data word is stored in the dynamic RAM (64). When the data word is read from the dynamic RAM (64), the division operation is again performed to generate a new error correction code word which is compared by a processor (62) with the original error correction code word from the static RAM (86). In the event of mismatch the error correction code word from the static RAM (86) is applied to the shift register (193) followed by zero bits, the number of applied zero bits being counted. Upon detection of a one bit in the last shift register stage (1920) and all zero bits in the remaining shift register stages (192a-192n) the bit of the data word having a position corresponding to the counted number of applied zero bits is complemented to correct the error.
(FR)Un mot de données que l'on stocke dans une mémoire dynamique à accès sélectif (64) est également appliqué à un registre à décalage (193) conçu pour diviser le mot de données par un polynome, le reste après l'opération de division formant un code de correction d'erreurs qui est stocké dans une mémoire statique à accès sélectif (86) à la même adresse que celle du mot de données stocké dans la mémoire dynamique à accès sélectif (64). Lorsque le mot de données est lu dans la mémoire dynamique à accès sélectif (64), l'opération de division est exécutée à nouveau pour produire un nouveau mot de code de correction d'erreurs qui est comparé par un processeur (62) avec le mot original de code de correction d'erreurs dans la mémoire statique à accès sélectif (86). En cas de non-correspondance le mot de code de correction d'erreurs de la mémoire statique à accès sélectif (86) est appliqué au registre à décalage (193) suivi de bits "0", le nombre de bits "0" appliqués étant compté. Lorsqu'on détecte que le bit dans le dernier étage du registre à décalage (192o) est égal à 1 et que tous les bits dans les autres étages du registre à décalage (192a-192n) sont égaux à 0, on prend le complément du bit du mot de données possédant une position correspondant au nombre compté de bits "0" appliqués, de manière à corriger l'erreur.
Designated States:
Publication Language: English (EN)
Filing Language: English (EN)