WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1984001470) LEADLESS CHIP CARRIER FOR LOGIC COMPONENTS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1984/001470    International Application No.:    PCT/US1983/001516
Publication Date: 12.04.1984 International Filing Date: 29.09.1983
IPC:
H01L 23/057 (2006.01), H01L 23/498 (2006.01), H01L 23/66 (2006.01), H05K 1/02 (2006.01), H05K 3/34 (2006.01)
Applicants:
Inventors:
Priority Data:
  30.12.1899 null
Title (EN) LEADLESS CHIP CARRIER FOR LOGIC COMPONENTS
(FR) SUPPORT DE PLAQUETTE SANS CONDUCTEUR POUR COMPOSANTS LOGIQUES
Abstract: front page image
(EN)A carrier apparatus (40) for mounting logic components on the surface of a circuit board (41). The carrier apparatus (40) includes a housing structure defining top and bottom surfaces and further defining a cavity (50) in the bottom surface for receipt of a logic component (51). A recessed cover portion (56) is attached to the housing so as to enclose the cavity (50) thereby effectively sealing the logic component (51) in the housing. The carrier apparatus (40) includes means for mounting the housing on a circuit board such that the cover (56) does not make contact with the surface of the circuit board (41). The housing further includes means for electrically interconnecting the logic component (51) to the circuit board (41). In yet another embodiment, a carrier apparatus (100) for mounting logic components on the surface of a circuit board (41) is disclosed which utilize ground and voltage planes together with alternating signal (118) and AC ground (121) traces so as to effectuate coplanar/strip-line and coplanar/microstrip transmission line environments along portions of the signal traces (118). Consequently, this results in signal lines having a controlled impedance environment and minimized crosstalk between neighboring signal leads lying in the same plane.
(FR)Dispositif de support (40) pour le montage de composants logiques sur la surface d'une plaque de circuit imprimé (41). Le dispositif de support (40) comprend une structure d'enceinte définissant des surfaces de sommet et de fond ainsi qu'une cavité (50) dans la surface de fond permettant de recevoir un composant logique (51). Une partie de couvercle en retrait (56) est fixée à l'enceinte de manière à fermer la cavité (50), enfermant ainsi efficacement le composant logique (51) dans l'enceinte. Le dispositif de support (40) comprend des organes de montage de l'enceinte sur une plaque de circuit imprimé de sorte que le couvercle (56) ne soit pas en contact avec la surface de la plaque de circuit imprimé (41). L'enceinte comprend en outre des organes permettant de relier électriquement le composant logique (51) à la plaque de circuit imprimé (41). Dans un autre mode de réalisation, un dispositif de support (100) permettant de monter des composants logiques sur la surface d'une plaque de circuit imprimé (41) utilise des plans de masse et de tension avec un signal alternatif (118) et des liggnes de masse à courant alternatif (121) de manière à obtenir des environnements de lignes de transmission coplanaire/à bandes parallèles et coplanaire/microbandes le long de certaines parties des lignes de signaux (118). Par conséquent, cela permet d'obtenir des lignes de signaux possédant un environnement d'impédance contrôlée et un taux de diaphonie réduit au minimum entre des conducteurs de signaux voisins situés dans le même plan.
Designated States:
Publication Language: English (EN)
Filing Language: English (EN)