WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1984001449) DIRECT MEMORY ACCESS INTERFACE ARRANGEMENT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1984/001449    International Application No.:    PCT/US1983/001364
Publication Date: 12.04.1984 International Filing Date: 09.09.1983
IPC:
G06F 13/28 (2006.01)
Applicants:
Inventors:
Priority Data:
  30.12.1899 null
Title (EN) DIRECT MEMORY ACCESS INTERFACE ARRANGEMENT
(FR) AGENCEMENT D"INTERFACE D"ACCES DIRECT EN MEMOIRE
Abstract: front page image
(EN)For use in a data communication channel for transferring data between a host processor (101) and a remote data center (102), the disclosed direct memory access interface arrangement (103) comprises an input (203) and an output (204) register, a direct memory access interface controller (206), and a host access buffer (801) for loading a peripheral processor program into a random access memory (207). Connected between the data (251) and address buses (252) of a peripheral unit, the host access buffer transfers controller address signals from the host processor on the data bus to the address bus to write an initial memory address and program word count into registers of the controller. In response to write orders from the host processor, the controller uses the initial memory address and program word count to address locations in the memory in which the peripheral processor program may be loaded.
(FR)Destiné à être utilisé dans un canal de communication de données pour le transfert de données entre un processeur principal (101) et un centre éloigné de données (102), l"agencement d"interface d"accès direct en mémoire ci-décrit (103) comprend un registre d"entrée (203) et un registre de sortie (204), un contrôleur d"interface d"accès direct en mémoire (206) et un tampon d"accès auxiliaire (801) permettant le chargement d"un programme d"un processeur périphérique dans une mémoire à accès sélectif (207). Relié entre les bus de données (251) et d"adresses (252) d"une unité périphérique, le tampon d"accès auxiliaire transfère les signaux d"adresses du contrôleur provenant du processeur principal sur le bus de données au bus d"adresses pour écrire une adresse initiale en mémoire et un comptage de mots de programme dans les registres du contrôleur. En réponse aux commandes d"écriture du processeur principal, le contrôleur utilise l"adresse initiale en mémoire et le comptage de mots de programme pour adresser les emplacements-mémoires où le programme du processeur périphérique peut être chargé.
Designated States:
Publication Language: English (EN)
Filing Language: English (EN)