WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1983004149) CMOS INTEGRATED CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1983/004149    International Application No.:    PCT/US1983/000583
Publication Date: 24.11.1983 International Filing Date: 21.04.1983
IPC:
H03K 19/017 (2006.01), H03K 19/096 (2006.01)
Applicants: WESTERN ELECTRIC COMPANY, INC. [US/US]; 222 Broadway, New York, NY 10038 (US)
Inventors: LAW, Hung-Fai, Stephen; (US).
LEE, Charles, Meng-Yuan; (US)
Agent: HIRSCH, A. E. Jr. @; Post Office Box 901, Princeton, NJ 08540 (US)
Priority Data:
376,547 10.05.1982 US
Title (EN) CMOS INTEGRATED CIRCUIT
(FR) CIRCUIT INTEGRE CMOS
Abstract: front page image
(EN)An improvement in the basic domino circuit to reduce sensivity to leakage and noise. It basically involves addition of an unclocked small beta p-type pull-up transistor (17) in shunt with the clocked large beta p-type pull-up transistor (13) between the high power terminal and the output node (14) of each stage. This added transistor is operated with its gate so connected that it provides pull-up current to the output node during the evaluation phase when the large beta transistor is turned off.
(FR)Amélioration au circuit domino de base dans le but de réduire la sensibilité aux pertes et aux bruits. Elle consiste essentiellement à ajouter un transistor non-synchronisé d'accroissement de tension à petit béta du type p (17) en dérivation avec le transistor synchronisé d'accroissement de charge à grand béta de type p (13) entre la borne de haute puissance et le noeud de sortie (14) de chaque étage. La porte de ce transistor ajouté est connectée de sorte que celui-ci fournisse un courant d'accroissement au noeud de sortie pendant la phase d'évaluation lorsque le transistor à grand béta est mis hors-circuit.
Designated States: JP.
European Patent Office (BE, DE, FR, NL, SE).
Publication Language: English (EN)
Filing Language: English (EN)